特許
J-GLOBAL ID:200903043356196674
量子演算素子とその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
山下 穣平
公報種別:公開公報
出願番号(国際出願番号):特願平11-082019
公開番号(公開出願番号):特開2000-277723
出願日: 1999年03月25日
公開日(公表日): 2000年10月06日
要約:
【要約】【課題】 量子演算素子では演算結果を量子ビットから読み出す際に、高速かつ複雑な操作と外部への高速信号の取り出しの必要があった。また伝送線路とのインピーダンス整合を取る必要があり、回路構成が複雑になり、多数の配線も必要であった。【解決手段】 量子箱電極と対向電極、あるいは超伝導箱電極と超伝導対向電極よって形成された量子ビットをゲート電極に印加されるゲート電圧で制御し、量子ビットにトンネルバリアを挟んで結合されたプローブ電極によって量子ビットの演算後の読み出しおよび演算前の初期状態の準備が可能となる。クーパー電子対を読み出し終了後、初期状態が自動的に準備されるため、同じ演算を繰り返し行なうことにより、直流電流信号として出力を得ることができ、読み出しが単純かつ容易になる。また本発明では、読み出し回路の構成が簡単になり、配線数を減らすことができる。
請求項(抜粋):
量子箱電極と対向電極が第一のトンネルバリアを挟んで結合した量子ビット構造と、前記量子箱電極と静電容量を介して結合したゲート電極と、前記量子箱電極と第二のトンネルバリアを介して結合したプローブ電極とを含み、量子ビットにおける前記第一のトンネルバリアを介したコヒーレント振動時間が前記第二のトンネルバリアを介したキャリアトンネル緩和時間より短いことを特徴とする量子演算素子。
IPC (4件):
H01L 29/06
, H01L 29/66
, H01L 29/80
, H01L 39/22 ZAA
FI (4件):
H01L 29/06
, H01L 29/66
, H01L 39/22 ZAA G
, H01L 29/80 A
Fターム (21件):
4M113AA04
, 4M113AA14
, 4M113AA25
, 4M113AA37
, 4M113AB01
, 4M113AB15
, 4M113AC45
, 4M113BA04
, 4M113BB08
, 4M113CA13
, 5F102FB05
, 5F102FB10
, 5F102GB01
, 5F102GC03
, 5F102GD10
, 5F102GJ03
, 5F102GT01
, 5F102GT02
, 5F102GV02
, 5F102HC12
, 5F102HC19
引用特許:
前のページに戻る