特許
J-GLOBAL ID：200903043540881487
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平8-122056
公開番号（公開出願番号）：特開平9-311345
出願日： 1996年05月16日
公開日（公表日）： 1997年12月02日
要約：
【要約】【課題】 レーザー光走査により結晶化された結晶性ケイ素膜を素子領域に用いた半導体装置において、これを液晶表示装置に用いてもレーザー走査起因による表示上の縞状不良を無くすことができるようにする。【解決手段】 絶縁性表面を有する基板上に構成された複数の画素電極106を駆動する薄膜トランジスタを有し、各薄膜トランジスタには画素液晶容量と並列に容量成分が接続されてなる半導体装置において、該薄膜トランジスタのチャネル領域107は結晶性を有するケイ素膜よりなり、該薄膜トランジスタのチャネル領域107と同一層のケイ素膜により該容量成分の一方のCs電極108が構成されてなると共に、各薄膜トランジスタのチャネル領域107の表面と、その薄膜トランジスタに接続された該容量成分のCs電極108の表面とが、その表面粗さにおいて概略同一となるよう構成されたことを特徴とする。
請求項（抜粋）：
絶縁性表面を有する基板上に構成された複数の画素電極を駆動する薄膜トランジスタを有し、各薄膜トランジスタには該画素液晶容量と並列に容量成分が接続されてなる半導体装置において、該薄膜トランジスタのチャネル領域は結晶性を有するケイ素膜よりなり、該薄膜トランジスタのチャネル領域と同一層のケイ素膜により該容量成分の一方の電極が構成されてなると共に、各薄膜トランジスタのチャネル領域表面と、その薄膜トランジスタに接続された該容量成分の電極表面とが、その表面粗さにおいて概略同一となるよう構成されている半導体装置。
IPC (4件)：
G02F 1/136 500
, G02F 1/1343
, H01L 29/786
, H01L 21/336
G02F 1/136 500
, G02F 1/1343
, H01L 29/78 612 Z
, H01L 29/78 627 G
