特許

J-GLOBAL ID：200903043545800728

高い精度、良好な均一性及び再現性を有する半導体装置の製造方法

発明者： ペータース、デトハルト ,  シェルナー、ラインホルト
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト
代理人 (1件)： 山口 巖
公報種別：公表公報
出願番号（国際出願番号）：特願2000-505647
公開番号（公開出願番号）：特表2001-512291
出願日： 1998年07月27日
公開日（公表日）： 2001年08月21日
要約：

【要約】半導体領域2のその表面(21)上に薄膜組織(D)を析出する。この薄膜組織内に少なくとも1つの窓(31′)を開けた後、この窓を第1の半導体領域3′の第1の選択加工用マスクとして使用する。この薄膜組織Dのアンダエッチングにより窓(31′)の縁部(310′)をほぼ均等に平均アンダエッチング深さ(バーw′)だけ後退させる。この拡大された少なくとも1つの窓(41′)を第2の半導体領域(4′)の第2の選択加工用マスクに使用する。

請求項（抜粋）：

a)少なくとも1つの部分層と、少なくとも1つのマスキング材とから成る薄膜組織(D)を半導体領域(2)の表面(21)上に析出し、 b)エッチング法により少なくとも1つの窓(31′、31′′)を薄膜組織 (D)内に形成し、 c)この薄膜組織(D)内の少なくとも1つの窓(31′、31′′)を半導体領域(2)の部分領域(3)の第1の選択加工用マスクとして使用し、 d)アンダエッチングプロセスにより薄膜組織(D)の少なくとも1つの部分層(S1)内の少なくとも1つの窓(31′、31′′)の縁部(310′)を、それぞれ平均アンダエッチング深さ(バーw′)に相当する値だけその層平面内においてほぼ均等に後退させ、 e)薄膜組織(D)内のアンダエッチングにより拡大された少なくとも1つの窓(41′、41′′)を、半導体領域(2)のもう1つの部分領域(4′)の第2の選択加工に使用することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/306 ,  H01L 29/78 652 ,  H01L 21/336

FI (3件)：

H01L 29/78 652 T ,  H01L 21/306 D ,  H01L 29/78 658 G

引用特許：

審査官引用 (2件)

• 特開昭52-122470
  
• デバイスの製造方法
  公報種別：公開公報   出願番号：特願平4-252881   出願人：エヌ・ベー・フィリップス・フルーイランペンファブリケン