特許

J-GLOBAL ID：200903043564839899

半導体素子およびその製造方法

発明者： ▲おの▼田 博
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 菊池 弘
公報種別：公開公報
出願番号（国際出願番号）：特願平3-138595
公開番号（公開出願番号）：特開平5-109651
出願日： 1991年05月15日
公開日（公表日）： 1993年04月30日
要約：

【要約】【目的】 W電極と下地Siとの間にシリサイド化反応が起っても、下地Si側のシリサイド化量を減らし、特性の良い素子を得る。【構成】 W電極を、下層のα相W膜と、上層のβ相W膜の2層構造とする。シリサイド化反応は最大でもα相W膜の厚さだけで起るから、下地Si側のシリサイド化量を減らすことができる。

請求項（抜粋）：

下地シリコン上にタングステン(W)電極を有する半導体素子において、W電極は、下層のα相W膜と、上層のβ相W膜の2層構造からなることを特徴とする半導体素子。

IPC (2件)：

H01L 21/28 301 ,  H01L 29/784

引用特許：

審査官引用 (3件)

• 動揺角検出器
  公報種別：公開公報   出願番号：特願平4-007823   出願人：日本無線株式会社
• 特開昭64-030273
  
• 特開昭63-120420