特許
J-GLOBAL ID:200903043662362731
半導体装置、その製造方法及び液晶表示装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平11-069529
公開番号(公開出願番号):特開2000-269504
出願日: 1999年03月16日
公開日(公表日): 2000年09月29日
要約:
【要約】【課題】半導体チャネル領域がパターン化された薄膜トランジスタを提供すること。【解決手段】ガラス基板101上にゲート電極102,ゲート絶縁膜103,ソース電極104,ドレイン電極105を形成する。その上にパターン化絶縁膜を形成し、ゲート電極上の領域110を除去する。その上に、有機半導体膜を蒸着する。パターン化絶縁膜の除去した領域110内に形成された有機半導体膜107はチャネル領域となり、パターン化絶縁膜106上の有機半導体膜108と分離され、有機半導体チャネル領域がゲート電極と同等のサイズにパターン化されたことになる。【効果】本発明を用いれば、半導体チャネル領域がパターン化された薄膜トランジスタが可能となる。
請求項(抜粋):
基板,ゲート電極,ゲート絶縁層,ソース電極,ドレイン電極、及び半導体層からなる半導体装置において、チャネル領域以外において前記ゲート絶縁層と前記半導体層の間にパターン化絶縁層を少なくとも有することを特徴とする半導体装置。
IPC (4件):
H01L 29/786
, G02F 1/1365
, H01L 51/00
, H01L 21/336
FI (4件):
H01L 29/78 618 B
, G02F 1/136 500
, H01L 29/28
, H01L 29/78 627 C
Fターム (59件):
2H092JA26
, 2H092JA31
, 2H092JA32
, 2H092JA33
, 2H092JA35
, 2H092JA39
, 2H092JA43
, 2H092JB27
, 2H092JB56
, 2H092JB57
, 2H092KA09
, 2H092KA12
, 2H092KA13
, 2H092KA18
, 2H092KA19
, 2H092KA20
, 2H092KB05
, 2H092KB24
, 2H092MA04
, 2H092MA05
, 2H092MA07
, 2H092MA08
, 2H092MA10
, 2H092MA15
, 2H092MA19
, 2H092MA27
, 2H092MA37
, 2H092NA22
, 2H092NA27
, 5F110AA06
, 5F110BB01
, 5F110CC03
, 5F110CC07
, 5F110DD02
, 5F110EE06
, 5F110EE44
, 5F110FF02
, 5F110FF29
, 5F110GG05
, 5F110GG28
, 5F110GG29
, 5F110GG42
, 5F110GG57
, 5F110HK02
, 5F110HK07
, 5F110HK32
, 5F110HK33
, 5F110NN03
, 5F110NN04
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN33
, 5F110NN35
, 5F110NN36
, 5F110NN80
, 5F110QQ01
, 5F110QQ04
, 5F110QQ08
引用特許: