特許

J-GLOBAL ID：200903043677528946

PLL回路

発明者： 清瀬 雅司
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平9-010662
公開番号（公開出願番号）：特開平10-209859
出願日： 1997年01月23日
公開日（公表日）： 1998年08月07日
要約：

【要約】【課題】基準クロックと発振クロックとの同期を確実に保つことができるPLL回路を提供する。【解決手段】EXOR回路101はVCO107から出力される発振クロックFvに基づくクロックPcと基準クロックRcとの位相を比較し、その比較結果に基づくクロックS1を出力する。チャージポンプ回路20は定電流方式であって、クロックS1に基づく電圧信号を出力する。LPF30はチャージポンプ回路20から出力される電圧信号を平滑した制御電圧Vtを出力する。VCO107は制御電圧Vtに応じた周波数の発振クロックFvを出力する。

請求項（抜粋）：

一定周期の基準クロックに対して一定の位相差を維持する発振クロックを生成するPLL回路であって、制御電圧に応じた周波数の発振クロックを出力する電圧制御発振器と、一定周期の基準クロックに対する前記発振クロックの位相差を取り出し、その位相差に基づくクロックを出力する比較回路と、前記比較回路から出力されるクロックに応答して接地電位あるいは電源電位の一方を選択し、接地電位の選択で出力から接地側へ一定の電流を引き込み、電源電位の選択で電源側から出力へ一定の電流を供給するチャージポンプ回路と、前記チャージポンプ回路の出力に接続され、接地電位または電源電位を前記比較回路から出力されるクロックに応答して繰り返す前記チャージポンプ回路の出力を平滑化して前記電圧制御発振器の制御電圧を得るローパスフィルタとを備えたPLL回路。

IPC (4件)：

H03L 7/093 ,  H03L 7/08 ,  H04N 5/04 ,  H04N 9/45

FI (4件)：

H03L 7/08 E ,  H04N 5/04 Z ,  H04N 9/45 K ,  H03L 7/08 L

引用特許：

審査官引用 (4件)

• 特開昭63-263920
  
• PLL回路
  公報種別：公開公報   出願番号：特願平5-172972   出願人：三菱電機株式会社
• MUSEデコーダにおけるシステムクロツク発生回路
  公報種別：公開公報   出願番号：特願平3-310579   出願人：パイオニア株式会社
• 特開昭56-020338