応力緩和層を有する半導体素子及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：北村修一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-345700
公開番号（公開出願番号）：特開2003-297824
出願日： 2002年11月28日
公開日（公表日）： 2003年10月17日
要約：

【要約】【課題】パッケージング工程でパッシベーション層に亀裂が入ることを防止するための応力緩和層を備える半導体素子及びその半導体素子の製造方法を提供する。【解決手段】内部に1つ以上の構成要素を備える基板10と、基板10の一部上に形成された金属配線12と、金属配線12を覆う応力緩和層14と、応力緩和層14及び基板10の残り部上に堆積されたパッシベーション層16とを含み、パッシベーション層16は金属酸化物層から成り、応力緩和層14は金属配線12とパッシベーション層16との間の応力を緩和する。

請求項（抜粋）：

内部に1つ以上の構成要素を備える基板と、前記基板の一部上に形成された金属配線と、前記金属配線を覆う応力緩和層と、前記応力緩和層及び前記基板の残り部上に堆積されたパッシベーション層とを含み、前記パッシベーション層は金属酸化物層から成り、前記応力緩和層は前記金属配線と前記パッシベーション層との間の応力を緩和することを特徴とする半導体素子。

Fターム (4件)：

5F058BA04 , 5F058BC03 , 5F058BF73 , 5F058BJ03

引用特許：

審査官引用 (11件)

特開昭64-061920
特開昭64-061920
特開昭59-211236

全件表示

前のページに戻る