特許

J-GLOBAL ID：200903043773503083

半導体記憶装置

発明者： 志賀 仁
出願人/特許権者： 株式会社東芝
代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-106447
公開番号（公開出願番号）：特開2009-259326
出願日： 2008年04月16日
公開日（公表日）： 2009年11月05日
要約：

【課題】8値データの読み出しエラー率低減を図った半導体記憶装置を提供する。【解決手段】電気的書き換え可能な不揮発性のメモリセルを用いたメモリセルアレイを備えて、前記メモリセルが8値データ記憶を行う半導体記憶装置において、前記8値データをしきい値レベルの低い方から順に、E0,A,B,C,D,E,F及びGとし、それぞれ上位ページ(UP)ビット,中間ページ(MP)ビット及び下位ページ(LP)ビットを用いて(UP,MP,LP)で表すものとして、E0=(1,1,1),A=(1,0,1),B=(0,0,1),C=(0,0,0),D=(1,0,0),E=(1,1,0),F=(0,1,0),G=(0,1,1)なるビット割り付けがなされる。【選択図】図3

請求項（抜粋）：

電気的書き換え可能な不揮発性のメモリセルを用いたメモリセルアレイを備えて、前記メモリセルが8値データ記憶を行う半導体記憶装置において、 前記8値データをしきい値レベルの低い方から順に、E0,A,B,C,D,E,F及びGとし、それぞれ上位ページ(UP)ビット,中間ページ(MP)ビット及び下位ページ(LP)ビットを用いて(UP,MP,LP)で表すものとして、E0=(1,1,1),A=(1,0,1),B=(0,0,1),C=(0,0,0),D=(1,0,0),E=(1,1,0),F=(0,1,0),G=(0,1,1)なるビット割り付けがなされる ことを特徴とする半導体記憶装置。

IPC (1件)：

G11C 16/02

FI (3件)：

G11C17/00 641 ,  G11C17/00 613 ,  G11C17/00 611G

Fターム (9件)：

5B125BA01 ,  5B125BA19 ,  5B125CA14 ,  5B125CA21 ,  5B125DA01 ,  5B125DB01 ,  5B125DB08 ,  5B125EA05 ,  5B125FA05

引用特許：

出願人引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2004-160165   出願人：株式会社東芝