特許
J-GLOBAL ID：200903096652320530

半導体記憶装置

発明者：
柴田 昇

柴田 昇 について

, 
田中 智晴

田中 智晴 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-160165
公開番号（公開出願番号）：特開2005-243205
出願日： 2004年05月28日
公開日（公表日）： 2005年09月08日
要約：
【課題】 ベリファイ動作に長時間を要していた。【解決手段】 メモリセルアレイは、ワード線、及びビット線に接続され、n値(nは3以上の自然数)を記憶する複数のメモリセルがマトリックス状に配置されて構成されている。制御回路は、入力データに応じてワード線、ビット線の電位を制御し、メモリセルにデータを書き込む。制御回路は、書き込み動作により、k値(k<=n)の閾値電圧に書き込み、ビット線を一度プリチャージした後、ワード線の電位をi回変化させてメモリセルが、i値(i<=k)の閾値電圧に達したかのベリファイを行なう。【選択図】 図9
請求項（抜粋）：
ワード線、及びビット線に接続され、n値(nは3以上の自然数)を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、 入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルにデータを書き込む制御回路とを具備し、 前記制御回路は、書き込み動作により、k値(k<=n)の閾値電圧に書き込み、 前記ビット線を一度プリチャージした後、前記ワード線の電位をi回変化させて前記メモリセルが、i値(i<=k)の閾値電圧に達したかのベリファイを行なうことを特徴とする半導体記憶装置。
IPC (3件)：
G11C16/02 ,  G11C16/04 ,  G11C16/06
FI (8件)：
G11C17/00 611A ,  G11C17/00 641 ,  G11C17/00 634B ,  G11C17/00 611E ,  G11C17/00 622E ,  G11C17/00 634G ,  G11C17/00 611G ,  G11C17/00 613
Fターム (17件)：
5B125BA01 ,  5B125BA19 ,  5B125CA01 ,  5B125DA03 ,  5B125DB08 ,  5B125DB12 ,  5B125DB19 ,  5B125EA05 ,  5B125ED07 ,  5B125ED09 ,  5B125EE04 ,  5B125EE12 ,  5B125EE19 ,  5B125EG17 ,  5B125FA01 ,  5B125FA04 ,  5B125FA06
引用特許：
出願人引用 (1件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM