特許

J-GLOBAL ID：200903043818000983

半導体装置の製造方法

発明者： 渡嘉敷 健
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 詔男 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-317498
公開番号（公開出願番号）：特開平11-150245
出願日： 1997年11月18日
公開日（公表日）： 1999年06月02日
要約：

【要約】【課題】 STO膜、BST膜、PZT膜、Y1膜を容量絶縁膜として、また貴金属を容量電極として用いたキャパシタ素子を有する半導体装置の製造する際、水素ガスによる熱処理が引き起こすキャパシタ素子の特性劣化を低減させ、高い信頼性及び生産性のもとで且つ容易に半導体装置を製造することができる半導体装置の製造方法を提供する。【解決手段】 半導体装置は、下部電極12、高誘電率の容量絶縁膜13および上部電極14からなるキャパシタ素子を有している。このキャパシタ素子を形成する際、キャパシタ素子の下部電極12に容量絶縁膜13を形成する工程以前に、少なくとも一回以上、水素を含むガスで半導体装置を熱処理する。

請求項（抜粋）：

高誘電率膜または強誘電率膜を用いたキャパシタ素子を有する半導体装置の製造方法において、キャパシタ素子の下部電極に前記高誘電率膜を形成する工程以前に、少なくとも一回以上、水素を含むガスで半導体装置を熱処理することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 27/10 621 B ,  H01L 29/78 371

引用特許：

審査官引用 (2件)

• 半導体装置を形成する方法
  公報種別：公開公報   出願番号：特願平9-055496   出願人：モトローラ・インコーポレイテッド
• 半導体メモリ素子のキャパシタ及びその製造方法
  公報種別：公開公報   出願番号：特願平8-054776   出願人：三星電子株式会社