半導体メモリ素子のキャパシタ及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：服部雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平8-054776
公開番号（公開出願番号）：特開平8-264733
出願日： 1996年03月12日
公開日（公表日）： 1996年10月11日
要約：

【要約】【課題】高誘電物質で形成された誘電体膜を有する半導体メモリ素子のキャパシタ及びその製造方法を提供する。【解決手段】本発明による半導体メモリ素子のキャパシタは、誘電体膜26及び非晶質の炭化けい素層24、28を包含する電極で構成されている。従って、グレーン境界を通して酸素原子が下地膜に拡散されることと、炭化けい素層の表面に酸化層が形成されることを防止しうるので等価酸化膜の厚さがあまり厚くならない高信頼度のキャパシタ電極を形成しうる。

請求項（抜粋）：

誘電体膜と、前記誘電体膜と接する非晶質の炭化けい素層を包含する電極とを具備することを特徴とする半導体メモリ素子のキャパシタ。

IPC (4件)：

H01L 27/108 , H01L 21/8242 , H01L 27/04 , H01L 21/822

FI (2件)：

H01L 27/10 651 , H01L 27/04 C

引用特許：

審査官引用 (8件)

特開平4-304666
電子部品
公報種別：公開公報出願番号：特願平4-150254 出願人：株式会社東芝
キャパシタ
公報種別：公開公報出願番号：特願平4-237507 出願人：富士通株式会社

全件表示

前のページに戻る