特許
J-GLOBAL ID:200903043927174150
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願平11-016712
公開番号(公開出願番号):特開2000-216266
出願日: 1999年01月26日
公開日(公表日): 2000年08月04日
要約:
【要約】【課題】 FETの特性にばらつきが生じることなく、高耐圧化を図ることができる半導体装置の製造方法を得る。【解決手段】 高耐圧PMOSFETを搭載し、半導体基板1上にシリコン窒化膜7を形成し、シリコン窒化膜7上にマスク材8を形成し、マスク材8の高耐圧PMOSFETの少なくとも低濃度ドレインを形成すべき領域を開口するようにパターン化し、パターン化されたマスク材8をマスクとしてシリコン窒化膜7を選択的に除去し、マスク材8およびシリコン窒化膜7をマスクとして半導体基板1にイオン注入するものである。
請求項(抜粋):
高耐圧PMOSFETを搭載した半導体装置の製造方法であって、半導体基板上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜上にマスク材を形成する工程と、前記マスク材の前記高耐圧PMOSFETの少なくとも低濃度ドレインを形成すべき領域を開口するようにパターン化する工程と、前記パターン化されたマスク材をマスクとして前記シリコン窒化膜を選択的に除去する工程と、前記マスク材および前記シリコン窒化膜をマスクとして前記半導体基板にイオン注入する工程とを含む半導体装置の製造方法。
IPC (5件):
H01L 21/8238
, H01L 27/092
, H01L 21/266
, H01L 29/78
, H01L 21/336
FI (4件):
H01L 27/08 321 B
, H01L 21/265 M
, H01L 29/78 301 W
, H01L 29/78 301 Y
Fターム (20件):
5F040DB03
, 5F040DC01
, 5F040ED07
, 5F040ED09
, 5F040EE05
, 5F040EF02
, 5F040EK01
, 5F040EK02
, 5F040FB02
, 5F040FC11
, 5F040FC16
, 5F048AA05
, 5F048AC06
, 5F048BB16
, 5F048BC06
, 5F048BE03
, 5F048BE05
, 5F048BG12
, 5F048BH07
, 5F048DA19
引用特許:
審査官引用 (5件)
-
特開平2-138756
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平6-053032
出願人:ソニー株式会社
-
特開昭63-029967
-
特開平2-138756
-
特開昭63-029967
全件表示
前のページに戻る