特許
J-GLOBAL ID：200903044068030121
入出力ファブリックにおけるハードウェア・エラーからの自動回復
発明者：
,
,
,
,
出願人/特許権者：
代理人 (3件)：
坂口 博
, 市位 嘉宏
, 上野 剛史
公報種別：公開公報
出願番号（国際出願番号）：特願2004-142836
公開番号（公開出願番号）：特開2004-342109
出願日： 2004年05月12日
公開日（公表日）： 2004年12月02日
要約：
【課題】入出力ファブリックにおけるエラーからの自律的回復を可能にする【解決手段】装置、プログラム製品、および方法が、複数のエンドポイントIO資源をコンピュータ内の処理要素に結合するために使用されるIOファブリック内のIOファブリック要素において検出されたエラーを伝搬させる。具体的には、そのようなエラーを、IOファブリック要素におけるエラーからの回復に関連して、IOファブリック要素の影響を受けたエンドポイントIO資源まで伝搬させる。これによって、影響を受けた各IO資源にアクセスするために使用されるデバイス・ドライバまたはその他のプログラム・コードを、それに付随するIO資源において伝搬されたエラーから非同期で回復可能にすることができ、その際、IOファブリック要素におけるエラーからの回復は、影響を受けた各IO資源について回復が完了するのを待つ必要がないことが多い。さらに、IOファブリックは、回復不能なエンドポイントIO資源と回復可能なエンドポイント資源の両方に対応するように動的に構成することができる。具体的には、IOファブリック内のIOファブリック要素は、エンドポイントIO資源が本質的に回復不能であることを検出するとそれに応答して、IOファブリック要素におけるマシン・チェック通知を有効にするように動的に構成することができる。したがって、動的に構成されるIOファブリック要素は、回復不能資源と、その回復不能資源にアクセスするプロセッサとの間に規定されたハードウェア経路内に配置される。【選択図】図1
請求項（抜粋）：
論理区画化されたコンピュータであって、
複数のプロセッサと、
複数のIOアダプタ・スロットと、
前記複数のプロセッサに結合され、前記複数のIOアダプタ・スロットへのプロセッサ・アクセスを可能にするように構成された入出力(IO)ファブリックであって、各前記IOアダプタ・スロットと前記複数との間の複数のハードウェア経路を規定する複数のIOファブリック要素を有し、前記複数のIOファブリック要素が前記複数のIOアダプタ・スロットのサブセットへのアクセスを可能にする第1のIOファブリック要素を含む、入出力(IO)ファブリックと、
前記複数のプロセッサのうちの少なくとも1つのプロセッサ上で実行される複数の論理区画と、
前記複数の論理区画のうちの1つの論理区画内に存在し、前記複数のIOアダプタ・スロットのうちの第1のIOアダプタ・スロットにアクセスするように構成されたデバイス・ドライバと、
前記複数のプロセッサのうちの少なくとも1つのプロセッサ上で実行され、前記複数の論理区画を管理するように構成された区画マネージャと、
前記区画マネージャ内に存在し、前記第1のIOファブリック要素内で検出されたエラーに応答してIOアダプタの各サブセットについてエラー状態を設定し、前記複数のIOアダプタ・スロットのそれぞれについて前記エラー状態が設定された後で、前記第1のIOファブリック要素における前記エラーから回復するように構成された第1のプログラム・コードと、
前記区画マネージャ内に存在し、前記デバイス・ドライバが回復不能なデバイス・ドライバであることを検出し、その検出に応答して、前記第1のIOアダプタ・スロットと前記複数のプロセッサとの間のハードウェア経路内に規定された各IOファブリック要素においてマシン・チェック通知を動的に有効にするように構成された第2のプログラム・コードと、
を有する論理区画化コンピュータ。
IPC (1件)：
FI (2件)：
G06F9/46 340F
, G06F9/46 360C
5B098AA10
, 5B098GD07
, 5B098JJ01
