特許
J-GLOBAL ID:200903044133337167
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
特許業務法人快友国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2007-201116
公開番号(公開出願番号):特開2009-038213
出願日: 2007年08月01日
公開日(公表日): 2009年02月19日
要約:
【課題】素子形成領域をループ状に囲む半導体領域を有する半導体装置において、終端領域から素子形成領域へ流れるリカバリ電流の密度を低減する。【解決手段】半導体装置100に、半導体基板10と、半導体基板の表層の一部に形成されている第1半導体領域4と、第1半導体領域をループ状に囲んでいる第2半導体領域6が形成されている。第2半導体領域には、深さが徐々に深くなる傾斜底領域6aと、傾斜底領域の外側に隣接しているとともに深さが一定距離Dに維持されている平坦底領域6bが形成されている。第1半導体領域側の主電極8が、第1半導体領域4の表面に接触しているとともに、第2半導体領域6が形成するループの外縁よりも内側で第2半導体領域6の表面に接触している。主電極8と第2半導体領域6が接触している領域の外縁8aが、平坦底領域6bの最内周位置6cと、最内周位置6cから距離Dだけ外側の位置との間に位置している。【選択図】図2
請求項(抜粋):
第1導電型の半導体基板と、
半導体基板の表層の一部に形成されている第2導電型の第1半導体領域と、
半導体基板の表層において第1半導体領域をループ状に囲んでいるとともに、ループの内縁から外側に向かって深さが徐々に深くなる傾斜底領域と、傾斜底領域の外側に隣接しているとともに深さが一定距離Dに維持されている平坦底領域が形成されている第2導電型の第2半導体領域と、
半導体基板の両面に配置されている一対の主電極を備えており、
半導体基板の表層側の主電極が、第1半導体領域の表面に電気的に接触しているとともに、第2半導体領域が形成するループの外縁よりも内側で第2半導体領域の表面に電気的に接触しており、
半導体基板の表層側の主電極と第2半導体領域が接触している領域の外縁が、平坦底領域の最内周位置と、その最内周位置から距離Dだけ外側の位置との間に位置していることを特徴とする半導体装置。
IPC (7件):
H01L 29/861
, H01L 29/739
, H01L 29/78
, H01L 27/04
, H01L 21/823
, H01L 27/06
, H01L 29/06
FI (10件):
H01L29/91 D
, H01L29/78 655F
, H01L29/78 655G
, H01L29/78 653A
, H01L29/78 657A
, H01L29/78 652N
, H01L27/06 102A
, H01L29/06 301G
, H01L29/06 301F
, H01L29/91 K
Fターム (9件):
5F048AC06
, 5F048AC10
, 5F048BA02
, 5F048BA06
, 5F048BB19
, 5F048BC03
, 5F048BC12
, 5F048BD07
, 5F048CB07
引用特許:
前のページに戻る