特許

J-GLOBAL ID：200903044170219590

セラミック多層基板

発明者： 青木 昌隆
出願人/特許権者： 株式会社住友金属エレクトロデバイス
代理人 (1件)： 鯨田 雅信
公報種別：公開公報
出願番号（国際出願番号）：特願平9-343891
公開番号（公開出願番号）：特開平11-163215
出願日： 1997年11月28日
公開日（公表日）： 1999年06月18日
要約：

【要約】【課題】 セラミック多層基板のプリント回路基板への実装信頼性を従来よりも大幅に向上させられるICパッケージ用セラミック多層基板を提供する。【解決手段】 本発明によるICパッケージ用セラミック多層基板は、表面に半導体素子が搭載されており、裏面に形成された多数のパッドがプリント回路基板に半田付けされることによりプリント回路基板に実装される、ICパッケージ用のセラミック多層基板において、少なくともその4隅に、前記プリント回路基板と半田で接合されるためのキャスタレーションが形成されて成るものである。また、前記キャスタレーションは、その平面が略扇状に形成されている。

請求項（抜粋）：

表面に半導体素子が搭載されており、裏面に形成された多数のパッドがプリント回路基板に半田付けされることによりプリント回路基板に実装される、ICパッケージ用のセラミック多層基板において、少なくともその4隅に、前記プリント回路基板と半田で接合されるキャスタレーションが形成されている、ことを特徴とするセラミック多層基板。

IPC (3件)：

H01L 23/12 ,  H01L 23/13 ,  H05K 1/18

FI (4件)：

H01L 23/12 L ,  H05K 1/18 K ,  H01L 23/12 N ,  H01L 23/12 C

引用特許：

審査官引用 (1件)

• 電子部品の実装方法
  公報種別：公開公報   出願番号：特願平5-294878   出願人：株式会社日立製作所, 株式会社日立コンピュータエレクトロニクス