相補型半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：土屋勝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-358922
公開番号（公開出願番号）：特開平10-199992
出願日： 1996年12月27日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】ゲート電極における金属化合物膜の細線効果を抑制して、高速、低消費電力及び微細な相補型半導体装置を製造する。【解決手段】 NMOSトランジスタ27及びPMOSトランジスタ28の非晶質Si膜31にSb及びInを夫々導入した後、非晶質Si膜31とTi膜18とを反応させてTiSi2 膜19を形成する。非晶質Si膜31とTi膜18との反応ではTiSi2 膜19の凝集を抑制することができて細線効果を抑制することができ、しかも、拡散係数が小さいSb及びInはゲート絶縁膜を突き抜けにくいので非晶質Si膜31に高濃度に導入することができる。

請求項（抜粋）：

半導体膜上に金属膜を形成し、前記半導体膜と前記金属膜とを反応させて前記半導体膜上に金属化合物膜を形成して、積層構造の前記半導体膜及び前記金属化合物膜をゲート電極にする相補型半導体装置の製造方法において、少なくとも表面部が非晶質部である前記半導体膜を形成する工程と、Nチャネル型トランジスタにおける少なくとも前記半導体膜にSbを導入する工程と、Pチャネル型トランジスタにおける少なくとも前記半導体膜にInを導入する工程と、前記非晶質部上に前記金属膜を形成する工程とを具備することを特徴とする相補型半導体装置の製造方法。

IPC (5件)：

H01L 21/8238 , H01L 27/092 , H01L 21/28 301 , H01L 29/78 , H01L 21/336

FI (4件)：

H01L 27/08 321 D , H01L 21/28 301 T , H01L 29/78 301 P , H01L 29/78 301 G

引用特許：

審査官引用 (4件)

特開平4-085833
半導体集積回路装置およびその製造方法
公報種別：公開公報出願番号：特願平6-276327 出願人：株式会社日立製作所
特開昭62-065418

全件表示

前のページに戻る