特許

J-GLOBAL ID：200903044291868897

アナログ信号パッドのシールド法、および半導体集積回路

発明者： 西田 芳雄
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 渡辺 勝 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-328487
公開番号（公開出願番号）：特開2000-150802
出願日： 1998年11月18日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 レイアウト上でのパッド配置での制限を受けることなく、隣接するディジタルパッドや周辺から誘導されるノイズの影響を小さくする。【解決手段】 アナログ/ディジタル混在型半導体集積回路は、アナログ信号パッド3と、このアナログ信号パッド3の周りを囲む、アナロググランドに接続されたシールド配線10とから少なくとも構成されている。

請求項（抜粋）：

アナログ回路とディジタル回路が混在する領域を含む半導体集積回路におけるアナログ信号パッドのシールド方法において、前記アナログ回路用のアナログ信号パッドの周りを配線層で囲み、該配線層をアナロググランドに接続することを特徴とするアナログ信号パッドのシールド方法。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/82 ,  H01L 21/3205

FI (5件)：

H01L 27/04 E ,  H01L 21/82 P ,  H01L 21/88 S ,  H01L 21/88 T ,  H01L 27/04 H

Fターム (16件)：

5F033HH08 ,  5F033KK08 ,  5F033UU01 ,  5F033VV03 ,  5F033VV07 ,  5F033XX23 ,  5F038BH10 ,  5F038BH19 ,  5F038CA10 ,  5F038DF03 ,  5F038DF04 ,  5F038DF05 ,  5F064BB01 ,  5F064BB21 ,  5F064DD42 ,  5F064EE45

引用特許：

審査官引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-079496   出願人：日本電気株式会社