特許
J-GLOBAL ID：200903044319594410

情報処理装置

発明者：
川添 博文

川添 博文 について


出願人/特許権者：
甲府日本電気株式会社

甲府日本電気株式会社 について


代理人 (1件)： 松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願2000-172970
公開番号（公開出願番号）：特開2001-350710
出願日： 2000年06月09日
公開日（公表日）： 2001年12月21日
要約：
【要約】【課題】 従来は、PCIデバイスがマルチファンクションデバイスで、かつ、ファンクション数が少ない場合には、初期化プログラムが無駄な時間を費やし、ホスト-PCIバスブリッジが多いシステムになるほど、コンフィグレーションヘッダ読み出しに費やす処理時間が膨大になる。【解決手段】 初期化プログラム10がホスト-PCIバスブリッジ1にデバイスのコンフィグレーションヘッダ情報収集指示を行うと、ホスト-PCIバスブリッジ1が独自でそのブリッジ1の配下のPCIデバイス7、6a、6bに関するコンフィグレーションヘッダ情報を採取し、そのブリッジ1内のコンフィグヘッダ情報格納メモリ14に格納する。初期化プログラム10は、そのメモリ14の格納情報を利用してPCIデバイス7、6a、6bの最終的なコンフィグレーションを行う。
請求項（抜粋）：
一つ以上のホスト-PCIバスブリッジとプロセッサとがホストバスを介して互いに接続されており、一つ以上のPCIスロットと、オンボードPCIデバイス及びPCI-ROM用バスブリッジがそれぞれ一つ以上のPCIバスを介して前記ホスト-PCIバスブリッジに接続され、前記PCIスロットにはオプションPCIデバイスが接続可能とされた情報処理装置であって、前記オンボードPCIデバイス及びオプションPCIデバイス並びに前記ホスト-PCIバスブリッジに対して構成状態を設定する初期化プログラムを格納した第1のメモリが、前記PCI-ROM用バスブリッジを介して前記PCIバスに接続されており、前記PCIデバイスに接続しているすべての前記オンボードPCIデバイス及びPCIスロットに対応した有効なデバイスナンバを記憶している第2のメモリと、コンフィグレーションヘッダ情報を格納する第3のメモリと、前記初期化プログラムの実行により、前記第2のメモリに格納されているすべてのデバイスナンバに対応する前記オンボードPCIデバイス及びオプションPCIデバイスでファンクションナンバ0のコンフィグレーションヘッダ情報を採取して前記第3のメモリに格納すると共に、前記コンフィグレーションヘッダ情報がマルチファンクションであるときは、更にすべてのファンクションについて存在の有無を確認し、存在するファンクションに関する前記コンフィグレーションヘッダ情報を採取して前記第3のメモリに格納するコンフィグデータ採取処理手段とを、前記ホスト-PCIバスブリッジに設けたことを特徴とする情報処理装置。
IPC (3件)：
G06F 13/14 330 ,  G06F 1/24 ,  G06F 13/36 310
FI (3件)：
G06F 13/14 330 B ,  G06F 13/36 310 E ,  G06F 1/00 350 A
Fターム (22件)：
5B014EB03 ,  5B014FA05 ,  5B014FB04 ,  5B014GD22 ,  5B014GD25 ,  5B014GD33 ,  5B014GD35 ,  5B014GE04 ,  5B014HC03 ,  5B014HC05 ,  5B014HC06 ,  5B054AA01 ,  5B054AA03 ,  5B054AA13 ,  5B054BB01 ,  5B054CC01 ,  5B054CC03 ,  5B054CC04 ,  5B061BA01 ,  5B061FF01 ,  5B061GG02 ,  5B061GG13
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM