特許

J-GLOBAL ID：200903044357807568

半導体回路

発明者： 阪田 健 ,  伊藤 清男 ,  堀口 真志
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-094070
公開番号（公開出願番号）：特開平5-291929
出願日： 1992年04月14日
公開日（公表日）： 1993年11月05日
要約：

【要約】【構成】 待機状態で貫通電流が流れうる論理回路LCが、スイッチSWH及びSWLを介して、高レベルの電源VHH及び低レベルの電源VLLに接続される。論理回路LCの出力端子OUTには、レベルホールド回路LHが接続される。スイッチSWHとSWLは、制御パルスCKで制御され、同時にオン,オフする。【効果】 論理回路LCに駆動能力の大きい高速な回路を用いても、待機状態でスイッチSWL,SWHをオフにすることにより、論理回路LCを通じて電流が流れないため、消費電流はレベルホールド回路LHを通じて流れる電流だけで小さくできる。そのとき、レベルホールド回路LHにより論理回路LCの出力OUTが保持されるので、安定に動作する。したがって、低消費電力で高速に安定動作を行う半導体回路を実現できる。

請求項（抜粋）：

入力が変化しない待機状態で貫通電流が流れうる論理回路と、該貫通電流の経路に設けられたスイッチと、上記論理回路の出力端子に設けられたレベルホールド回路とを具備してなり、上記待機状態では上記スイッチをオフにして上記経路を遮断せしめ、上記スイッチがオフの期間に上記レベルホールド回路によって上記論理回路の上記出力端子の電位を保持することを特徴とする半導体回路。

IPC (2件)：

H03K 19/017 ,  H03K 19/0948

引用特許：

審査官引用 (1件)

• 論理回路
  公報種別：公開公報   出願番号：特願平4-337898   出願人：日本電信電話株式会社