特許
J-GLOBAL ID:200903044361913534
並列プロセッサ
発明者:
,
,
出願人/特許権者:
代理人 (1件):
小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平7-075007
公開番号(公開出願番号):特開平8-272752
出願日: 1995年03月31日
公開日(公表日): 1996年10月18日
要約:
【要約】【目的】 並列コンピュータのネットワークNW上でのパケットデータ喪失、及びプロセッサでの主記憶障害が、ネットワーク全体の障害となること防ぐ。【構成】 送信側は、パケットの前にスタートフラグSFを、後にエンドフラグEFを転送する。受信側は、保持しているSF及びEFと受信したフラグを比較しパケット受信が正常か否か判断し、またSF受信時は常に新しいパケットと判断する。更に主記憶障害時は、送信側はダミーデータ送信し、受信側は主記憶へデータ転送を中止し、かつ受信装置でデータを上書き受信する。【効果】 NW上で、パケットデータ長エラー、又はパケットデータ喪失時にパケットデータ異常を検出できる。SFにより後続パケットを常に先頭から受信できる。主記憶へアクセスできないときでもプロセッサ間NW経路封鎖によるシステムダウンを防げる。
請求項(抜粋):
複数のプロセッサと、任意の前記プロセッサ相互間でパケットを転送できるネットワークとから構成される並列プロセッサにおいて、送信側プロセッサが、パケットの転送開始時には、前記パケット転送を開始することを示すスタートコードを前記パケットに先立ち前記ネットワークに転送し、かつ、前記パケットの転送完了時に前記パケット転送の完了を示すエンドコードを転送する手段を有し、受信側プロセッサが、前もって保持しているスタートコードおよびエンドコードと、受信したスタートコードおよびエンドコードとが一致しない場合、パケットを異常受信したと判断する判断手段とを有することを特徴とする並列プロセッサ。
IPC (2件):
G06F 15/16 460
, G06F 15/16 390
FI (2件):
G06F 15/16 460 B
, G06F 15/16 390 Z
引用特許:
審査官引用 (3件)
-
異常パケツト防止装置
公報種別:公開公報
出願番号:特願平3-295413
出願人:株式会社東芝, 東芝北海道システム開発株式会社
-
特開平4-083439
-
特開昭62-147537
前のページに戻る