特許

J-GLOBAL ID：200903044534112141

貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法

発明者： 山本 敏 ,  滝沢 功 ,  末益 龍夫 ,  片白 雅浩 ,  宮島 博志 ,  松本 一哉 ,  磯川 俊彦
出願人/特許権者： 株式会社フジクラ ,  オリンパス株式会社
代理人 (4件)： 志賀 正武 ,  高橋 詔男 ,  渡邊 隆 ,  青山 正和
公報種別：公開公報
出願番号（国際出願番号）：特願2002-254858
公開番号（公開出願番号）：特開2004-095849
出願日： 2002年08月30日
公開日（公表日）： 2004年03月25日
要約：

【課題】既にデバイスや配線が形成されている半導体基板に対し、効率良く貫通電極を形成する貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法を提供する。【解決手段】半導体基板11の主面に第1のシリコン酸化膜12を形成し、主面Aからもう一方の主面側の第1のシリコン酸化膜12に達する細孔13を形成し、細孔13の孔壁に第2のシリコン酸化膜14を形成し、第1のシリコン酸化膜12上に第1の金属薄膜15および第2の金属薄膜16を形成し、細孔13の端部における第1のシリコン酸化膜12を除去し、細孔13内に導電性物質を充填し貫通電極17を形成する貫通電極付き半導体基板の製造方法。細孔13を、DRIE法で形成する。導電性物質を、溶融金属吸引法または印刷法により細孔13内に充填する。【選択図】 図1

請求項（抜粋）：

半導体基板の主面同士を配線する貫通電極付き半導体基板の製造方法であって、 前記半導体基板の少なくとも一方の主面に第1の絶縁層を形成する第1の絶縁層形成工程と、他方の主面から前記一方の主面側の第1の絶縁層に達する細孔を形成する細孔形成工程と、前記細孔の孔壁に第2の絶縁層を形成する第2の絶縁層形成工程と、少なくとも前記細孔の端部における前記第1の絶縁層上に金属薄膜を形成する薄膜形成工程と、前記細孔の端部における前記第1の絶縁層を除去する絶縁層除去工程と、前記細孔内に導電性物質を充填し貫通電極を形成する導電性物質充填工程とを有することを特徴とする貫通電極付き半導体基板の製造方法。

IPC (3件)：

H01L21/3205 ,  H01L21/60 ,  H01L23/12

FI (3件)：

H01L21/88 J ,  H01L21/60 311Z ,  H01L23/12 Z

Fターム (34件)：

5F033HH07 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033HH13 ,  5F033HH14 ,  5F033HH17 ,  5F033HH18 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ36 ,  5F033MM05 ,  5F033MM08 ,  5F033MM30 ,  5F033NN33 ,  5F033PP00 ,  5F033PP15 ,  5F033PP26 ,  5F033QQ25 ,  5F033QQ73 ,  5F033QQ76 ,  5F033RR04 ,  5F033SS04 ,  5F033SS08 ,  5F033SS15 ,  5F033SS25 ,  5F033SS27 ,  5F033VV07 ,  5F033XX13 ,  5F044QQ06 ,  5F044QQ07 ,  5F044RR03

引用特許：

審査官引用 (2件)

• 特開平4-133472
  
• 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
  公報種別：公開公報   出願番号：特願平11-241617   出願人：セイコーエプソン株式会社