特許

J-GLOBAL ID：200903044596869125

半導体装置の製造方法

発明者： 東本 正之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-319899
公開番号（公開出願番号）：特開平9-162367
出願日： 1995年12月08日
公開日（公表日）： 1997年06月20日
要約：

【要約】【課題】 半導体装置の製造方法に関し、耐圧歩留りと、容量歩留りを向上する手段を提供する。【解決手段】 例えば、MOSFETのドレイン領域1の上にPSG膜2を形成し、PSG膜2に開けたホール内に高アスペクト比のシリンダー型キャパシターを形成する工程で、下部電極となるCVD-TiN膜3を、後に形成するキャパシターの誘電体となるSiN膜4の成膜温度以上の温度で成膜し、このCVD-TiN膜が後工程で熱的劣化するのを防止する。CVD-TiN膜の表面をキャパシターの誘電体となるSiN膜の成膜温度以下の温度で50Å〜100Å酸化し、この酸化部分を除去し、または、この酸化部分の全てと、その下のCVD-TiN膜を20Å〜100Åエッチングした後に、キャパシターの誘電体となるSiN膜を成膜する。対向電極は、例えば、CVD-TiN膜5である。

請求項（抜粋）：

キャパシターを形成する工程において、該キャパシターの下部電極となるCVD-TiN膜を、後に形成するキャパシターの誘電体となるSiN膜の成膜温度以上の温度で成膜することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/285 301 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 27/10 651 ,  H01L 21/285 301 R ,  H01L 27/04 C ,  H01L 27/10 621 C

引用特許：

審査官引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平3-287564   出願人：株式会社日立製作所
• 特開平1-295427
  
• 特開平1-295427