特許
J-GLOBAL ID：200903044659951145

貼り合わせSOI基板およびその製造方法ならびに半導体装置

発明者：
足立 尚志

足立 尚志 について

, 
中前 正彦

中前 正彦 について


出願人/特許権者：
三菱住友シリコン株式会社

三菱住友シリコン株式会社 について


代理人 (1件)： 安倍 逸郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-307478
公開番号（公開出願番号）：特開2004-146461
出願日： 2002年10月22日
公開日（公表日）： 2004年05月20日
要約：
【課題】絶縁層に空洞を含むことで、単一のSOI基板にて絶縁層厚さの異なるSOI層を有する貼り合わせSOI基板およびその製造方法を提供する。この基板を使用した半導体装置を提供する。【解決手段】支持基板用ウェーハ20の表面に凹部20a,20bを形成し、その後、この凹部20a,20bを形成した表面を貼り合わせ面として活性層用ウェーハ10と支持基板用ウェーハ20とを真空下貼り合わせる。これにより、活性層用ウェーハ10と支持基板用ウェーハ20との間に、絶縁層としての空洞a,bを高い寸法精度で形成することができる。この空洞の直上のSOI層にCMOSロジックなどを配設する。【選択図】 図1
請求項（抜粋）：
デバイスが形成されるSOI層と、このSOI層を支持する支持基板用ウェーハとが、これらの間に絶縁層を介在して貼り合わされた貼り合わせSOI基板において、 上記絶縁層は空洞を含んでいる貼り合わせSOI基板。
IPC (5件)：
H01L27/12 ,  H01L21/336 ,  H01L21/762 ,  H01L21/764 ,  H01L29/786
FI (8件)：
H01L27/12 B ,  H01L27/12 L ,  H01L21/76 A ,  H01L21/76 D ,  H01L29/78 626C ,  H01L29/78 621 ,  H01L29/78 627D ,  H01L29/78 613A
Fターム (22件)：
5F032AA03 ,  5F032AA09 ,  5F032AC02 ,  5F032BA06 ,  5F032CA17 ,  5F032CA18 ,  5F032CA20 ,  5F032DA22 ,  5F032DA33 ,  5F032DA43 ,  5F032DA71 ,  5F032DA74 ,  5F032DA78 ,  5F110AA30 ,  5F110BB04 ,  5F110DD05 ,  5F110DD13 ,  5F110DD21 ,  5F110GG02 ,  5F110GG12 ,  5F110QQ17 ,  5F110QQ19
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM