特許

J-GLOBAL ID：200903044714330554

ノイズ除去回路

発明者： 渡部 晋司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-295387
公開番号（公開出願番号）：特開2001-119278
出願日： 1999年10月18日
公開日（公表日）： 2001年04月27日
要約：

【要約】【課題】 PCIバスのリセット信号のような、パルス信号として非同期で入力する制御信号に混入したノイズの除去に適したノイズ除去回路を提供する。【解決手段】 クロック信号と同期しない入力信号に混入したノイズを除去するノイズ除去回路であって、前記入力信号を入力とし、除去されるべきノイズのパルス幅よりも大きい所定の時間だけ遅延させて出力する第1の遅延回路と、前記入力信号を入力とし、前記第1の遅延回路よりも大きく、有意の信号のパルス幅よりも小さい時間だけ遅延させて出力する第2の遅延回路と、前記入力信号、前記第1の遅延回路の出力信号及び前記第2の遅延回路の出力信号を入力とし、前記入力信号から前記第1の遅延回路の遅延量よりも短いパルスを除去した信号を出力する組み合わせ回路とを有する構成である。

請求項（抜粋）：

クロック信号と同期しない入力信号に混入したノイズを除去するノイズ除去回路であって、前記入力信号を入力とし、除去されるべきノイズのパルス幅よりも大きい所定の時間だけ遅延させて出力する第1の遅延回路と、前記入力信号を入力とし、前記第1の遅延回路よりも大きく、有意の信号のパルス幅よりも小さい時間だけ遅延させて出力する第2の遅延回路と、前記入力信号、前記第1の遅延回路の出力信号及び前記第2の遅延回路の出力信号を入力とし、前記入力信号から前記第1の遅延回路の遅延量よりも短いパルスを除去した信号を出力する組み合わせ回路と、を有するノイズ除去回路。

Fターム (5件)：

5J039BA04 ,  5J039BB04 ,  5J039KK05 ,  5J039KK10 ,  5J039KK13

引用特許：

審査官引用 (2件)

• スパイクノイズ除去回路
  公報種別：公開公報   出願番号：特願平3-309339   出願人：日本電気エンジニアリング株式会社
• 特開平1-115213