特許
J-GLOBAL ID：200903044838345142

オペアンプ、ラインドライバおよび液晶表示装置

発明者：
笠井 稔彦

笠井 稔彦 について

, 
鵜戸 真也

鵜戸 真也 について

, 
國分 政利

國分 政利 について

, 
木崎 貴洋

木崎 貴洋 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 山中 郁生 ,  富澤 孝
公報種別：公開公報
出願番号（国際出願番号）：特願2003-352203
公開番号（公開出願番号）：特開2005-117547
出願日： 2003年10月10日
公開日（公表日）： 2005年04月28日
要約：
【課題】より短時間でオフセットキャンセルが可能なオペアンプ、並びに一水平期間内を短くすることが可能なラインドライバおよび液晶表示装置を提供することである。【解決手段】本発明のオペアンプでは、オフセットキャンセル準備期間HC2における参照電圧を、一水平期間前の一水平期間H1における出力電圧VOにすることにより、出力電圧VO(2)はオフセット電圧Voff分だけフィードバック制御により変化させればよい構成とすることで、フィードバック制御にかかる時間を従来より短縮化している。また本発明のラインドライバでは、表示データD1乃至D6の出力に用いられないオペアンプがオフセットキャンセル動作が行われ、一水平期間ごとに順次遷移する。よってオフセットキャンセル準備期間を出力期間に埋め込ませる必要がなくなるため、一水平期間のより一層の短縮化が可能となる。【選択図】 図1
請求項（抜粋）：
カレントミラー回路を備えた差動増幅回路を備えるオペアンプであって、 前記差動増幅回路の反転入力端子と非反転入力端子との間に接続された第1スイッチと、 前記オペアンプの出力端子と前記反転入力端子との間に接続され、前記第1スイッチに対して導通および非導通状態が逆に制御される第2スイッチと、 前記カレントミラー回路の第1及び第2電流端子にそれぞれ第1及び第2トランジスタの電流路一端が接続される差動対入力回路と、 前記第1トランジスタのゲートと前記オペアンプの出力端子との間に接続され、前記第1スイッチの導通時には導通状態とされ、前記第1スイッチの非導通時には非導通状態とされる第3スイッチと、 前記第1トランジスタのゲートと所定電圧との間に接続された第1キャパシタと、 前記第2トランジスタのゲートと前記オペアンプの出力端子との間に接続され、前記第2スイッチの導通状態期間中において所定期間導通状態とされる第4スイッチと、 前記第2のトランジスタのゲートと所定電圧との間に接続された第2キャパシタとを備え、オフセットキャンセル機能を有することを特徴とするオペアンプ。
IPC (3件)：
H03F3/45 ,  G09G3/20 ,  G09G3/36
FI (6件)：
H03F3/45 A ,  G09G3/20 621B ,  G09G3/20 621F ,  G09G3/20 623B ,  G09G3/20 623R ,  G09G3/36
Fターム (44件)：
5C006AC21 ,  5C006AC26 ,  5C006AF43 ,  5C006AF50 ,  5C006AF73 ,  5C006BB11 ,  5C006BC11 ,  5C006BF03 ,  5C006BF25 ,  5C006FA12 ,  5C080AA10 ,  5C080BB05 ,  5C080DD08 ,  5C080EE28 ,  5C080FF12 ,  5C080JJ03 ,  5C080JJ04 ,  5J500AA01 ,  5J500AA47 ,  5J500AC13 ,  5J500AC78 ,  5J500AF17 ,  5J500AF18 ,  5J500AH10 ,  5J500AH17 ,  5J500AH29 ,  5J500AH38 ,  5J500AK00 ,  5J500AK02 ,  5J500AK03 ,  5J500AK09 ,  5J500AK33 ,  5J500AK36 ,  5J500AK67 ,  5J500AM05 ,  5J500AM11 ,  5J500AM21 ,  5J500AS08 ,  5J500AT01 ,  5J500AT06 ,  5J500DN01 ,  5J500DN14 ,  5J500DN22 ,  5J500DP01
引用特許：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM