特許
J-GLOBAL ID：200903044905104538

半導体装置の製造方法

発明者：
中島 高士

中島 高士 について


出願人/特許権者：
株式会社三井ハイテック

株式会社三井ハイテック について


代理人 (1件)： 中前 富士男
公報種別：公開公報
出願番号（国際出願番号）：特願平11-193225
公開番号（公開出願番号）：特開2001-024135
出願日： 1999年07月07日
公開日（公表日）： 2001年01月26日
要約：
【要約】【課題】 比較的安価に製造可能な半導体装置の製造方法を提供する。【解決手段】 リードフレーム材21の表裏面側のワイヤボンディング部12、外枠17の一部又は全部、及び外部接続端子部13とに貴金属めっき層22、23を形成し、リードフレーム材21の裏面側に耐エッチングレジスト膜24を形成した後、リードフレーム材21の表面側に所定深さのハーフエッチング加工を行う。そして、リードフレーム材21の表側に半導体素子11を搭載した後、ワイヤボンディングを行って、表面側の樹脂封止を行う。この後、リードフレーム材21の裏面側の耐エッチングレジスト膜24を除去してエッチング加工を行って、外部接続端子部13を突出及び独立させる。
請求項（抜粋）：
リードフレーム材の表面側に搭載予定の半導体素子を囲んで形成されるワイヤボンディング部及びこれを囲む外枠の一部又は全部と、前記ワイヤボンディング部に対応して前記リードフレーム材の裏面側に形成される外部接続端子部とに貴金属めっき層を形成する第1工程と、前記リードフレーム材の裏面側に耐エッチングレジスト膜を形成した後、表面側に形成された前記貴金属めっき層をレジストマスクとして表面側から該リードフレーム材に所定深さのエッチング加工を行い、前記外枠の一部又は全部とワイヤボンディング部とを突出させる第2工程と、前記リードフレーム材に前記半導体素子を接着剤を介して搭載した後、該半導体素子の電極パッド部とそれぞれ対応する前記ワイヤボンディング部との間をボンディングワイヤによって接続し電気的導通回路を形成する第3工程と、前記半導体素子、前記ボンディングワイヤ、及び前記突出した外枠を含む前記リードフレーム材の表面側を樹脂封止する第4工程と、前記耐エッチングレジスト膜が除去された前記リードフレーム材の裏面側に、裏面側に形成された前記貴金属めっき層をレジストマスクとしてエッチング加工を行って、前記外部接続端子部を突出させて独立させる第5工程と、を有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 23/50 ,  H01L 23/12
FI (2件)：
H01L 23/50 R ,  H01L 23/12 L
Fターム (10件)：
5F067AA01 ,  5F067AB04 ,  5F067BA00 ,  5F067BA03 ,  5F067BB08 ,  5F067BB10 ,  5F067DA16 ,  5F067DC11 ,  5F067DC17 ,  5F067DE01
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM