特許
J-GLOBAL ID：200903044913108690
半導体素子
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2002-173991
公開番号（公開出願番号）：特開2004-022716
出願日： 2002年06月14日
公開日（公表日）： 2004年01月22日
要約：
【課題】ドリフト層としてn型領域とp型領域とを交互に配置した並列pn層を備えるMOSFET等において、内蔵ダイオードの逆回復過程における電流集中を防止し、逆回復耐量を向上させる。【解決手段】n++ドレイン層12と並列pn層20、23との間に、並列pn層20より高不純物濃度のn+ バッファ層11を設ける。或いは、活性領域50の外側の領域に活性部50の並列pn層20よりピッチの小さい並列pn層23を設け、若しくは、耐圧構造部60の並列pn層23にキャリアライフタイムを短くしたライフタイム制御領域24を設ける。【選択図】 図1
請求項（抜粋）：
第一と第二の主面と、第一と第二の主面にそれぞれ設けられた第一と第二の電極と、第一と第二の主面間に第一の電極と接する第一導電型低抵抗層と、第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列pn層とを有し、並列pn層の第一の主面側の表面層に第二導電型領域を含む活性領域が選択的に形成され、その第二導電型領域に第二の電極が接している半導体素子において、前記第一導電型低抵抗層と並列pn層との間に、第一導電型バッファ層を有し、前記第一導電型バッファ層は、少なくとも前記活性領域の一部を含む外側にわたり形成されていることを特徴とする半導体素子。
IPC (2件)：
FI (3件)：
H01L29/78 652H
, H01L29/78 655F
, H01L29/78 658H
