特許
J-GLOBAL ID:200903045033123204

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平4-191120
公開番号(公開出願番号):特開平6-037280
出願日: 1992年07月17日
公開日(公表日): 1994年02月10日
要約:
【要約】【目的】 十分な蓄積容量を確保しつつ周辺回路部のコンタクトホールにおける基板との接続が容易に行える構造の半導体記憶装置を提供すること。【構成】 ダイナミックRAMの蓄積容量部がワード線形成後に形成されたスタック型半導体記憶装置において、蓄積容量部の上部電極18がTiN膜18aとW膜18bの2層構造になっており、周辺回路部ではこの2層が配線となり下層配線又は基板10に接続されており、かつTiN膜18aは周辺回路部の平坦部のみに形成され、W膜18bは周辺回路部の平坦部及びコンタクトホール内に形成されていることを特徴とする。
請求項(抜粋):
スタック型の半導体記憶装置において、蓄積容量部の上部電極が周辺回路部では配線層として使用されていることを特徴とする半導体記憶装置。
IPC (4件):
H01L 27/108 ,  H01L 21/90 ,  H01L 27/04 ,  H01L 21/28 301
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る