特許
J-GLOBAL ID：200903045044128828
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平5-256386
公開番号（公開出願番号）：特開平7-094595
出願日： 1993年09月20日
公開日（公表日）： 1995年04月07日
要約：
【要約】【目的】CMOSを有する半導体装置に関し、素子の微細化に対応できる局所配線を形成すること。【構成】半導体素子の導電型半導体層とフィールド酸化膜の上の配線を接続する場合や、導電型半導体層同士を接続する場合に、半導体素子や配線を覆う層間絶縁膜のうち導電型半導体層から配線に至る領域に開口部が形成され、その開口部内とその周囲に局所配線が形成されていることを含む。
請求項（抜粋）：
半導体基板(10,11,12)に形成された複数の半導体素子(TR1 〜TR8 )と、前記半導体素子(TR1 〜TR8 )を構成する導電部分を覆う絶縁膜(37)と、前記絶縁膜(37)のうちの異なる前記導電部分を包含する領域に形成された開口部(45〜49,56,57)と、少なくとも前記開口部(45〜49,56,57)内とその周囲の前記絶縁膜(37)の上に形成されて、前記開口部(45〜49,56,57)内のみで複数の前記導電部分間と接触する接続用導体パターン(31〜35、58、59)とを有することを特徴とする半導体装置。
IPC (2件)：
H01L 21/8238
, H01L 27/092
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
