特許

J-GLOBAL ID：200903045184436530

CMOSインバータ回路とその設計方法

発明者： リー・ピーター ,  鳥谷部 達
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-105260
公開番号（公開出願番号）：特開平6-318857
出願日： 1993年05月06日
公開日（公表日）： 1994年11月15日
要約：

【要約】 (修正有)【目的】 回路及び信頼性のシミュレーションを使って容量結合を考慮しホットキャリア劣化をできるだけ少なくする。【構成】 挿入NMOSETのゲートに一定電圧が加えられたタイプのインバータでは、この電圧の最適値を、実際の波形及び容量結合を考慮したホットキャリアシミュレーションの結果を使用して選び、劣化を最小限に抑える。たとえば、このゲート電圧を0.81Vccと0.93Vccの間にして、デバイスの寿命を最適値より一桁小さい範囲におさめる。挿入MOSFET307のゲートが入力へ接続されているインバータの場合には、挿入NMOSFETデバイス307はデプレション形のデバイスとなる。例えば、ドライバーデバイス105の公称のしきい値電圧が0.72ボルトのとき、挿入NMOSFETデバイス307のしきい値電圧を-1.0ボルトから-0.81ボルトの間に設定すればデバイスの寿命が最適値より一桁短い範囲となる。

請求項（抜粋）：

接地電位とVccとの間で変化する入力にゲートが接続されたNMOSFETデバイス(以下ではドライバーNMOSFETデバイスとする)と出力ノードとの間に配置され、かつゲートが一定電圧電源に接続されているnチャンネルの金属酸化物半導体の電界効果トランジスタ(以下では挿入NMOSFETとする)を用いることによって、ホットキャリア劣化を最小限に抑える相補型金属酸化物半導体(以下ではCMOSとする)インバータの設計方法であって、容量結合を考慮するために回路シミュレーションによって実際の瞬間的な電圧波形を決定し、デバイスの劣化を決定するために瞬間的な電圧波形からデバイスの寿命を計算し、そして、挿入及びドライバーの各NMOSFETデバイスのデバイス寿命が等しい寿命から一桁以内の範囲内におさまるよう、挿入NMOSFETデバイスのゲートに加えるべき最適な電圧を決定する設計方法。

IPC (5件)：

H03K 19/00 ,  G01R 31/318 ,  G06F 15/60 360 ,  H03K 17/687 ,  H03K 19/0948

FI (3件)：

G01R 31/28 A ,  H03K 17/687 F ,  H03K 19/094 B