特許

J-GLOBAL ID：200903045345715850

メモリ管理装置、方法及びプログラムを記憶した記憶媒体

発明者： 佐藤 浩太郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 丸山 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-322561
公開番号（公開出願番号）：特開2000-148589
出願日： 1998年11月12日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 低消費電力でTLB変換できるメモリ管理装置を得る。【解決手段】 メモリ管理ユニット(MMU)1は、仮想アドレスバス2から仮想アドレスを入力し、物理アドレスバス3に物理アドレスを出力する。MMU1は、TLBアービタ5及び第1〜4のTLB6〜9を有する。TLB6〜9は、それぞれ4つのエントリを持つ。TLBアービタ5は、TLB6〜9の内、どれを使用するのかを巡回優先順位方式で選択する。選択されたTLBにおいては、入力仮想アドレスと格納された仮想アドレスとを比較し、一致したとき対応する物理アドレスを出力する。従って、常に1つのTLBしか動作しないので、低消費電力を実現できる。

請求項（抜粋）：

仮想アドレスと物理アドレスとを格納する格納手段と、入力される仮想アドレスと前記格納手段により格納されたアドレスとを比較する比較手段と、前記両アドレスが一致したとき前記格納手段により格納された物理アドレスから対応する物理アドレスを出力する出力手段とをそれぞれ含んで成る複数のTLB部と、該複数のTLB部の1つを選択して動作させる制御手段とを有することを特徴とするメモリ管理装置。

Fターム (2件)：

5B005JJ00 ,  5B005MM52

引用特許：

審査官引用 (2件)

• アドレス変換装置
  公報種別：公開公報   出願番号：特願平6-233687   出願人：株式会社東芝
• 特開平4-135258