特許
J-GLOBAL ID：200903045429326914
固体撮像装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2005-103422
公開番号（公開出願番号）：特開2006-286848
出願日： 2005年03月31日
公開日（公表日）： 2006年10月19日
要約：
【課題】信号電荷の転送経路に沿った電位分布を制御することによって、信号電荷の転送効率を向上させると共に、転送トランジスタにおけるドレイン領域のドレイン容量、特に、オーバーラップ容量を低減させることによって、ドレイン領域の感度を向上させる。【解決手段】素子形成部1を有する半導体基板と、素子形成部1の内部に形成された信号電荷蓄積部2、表面シールド層6、ドレイン領域105及び表面シールド層6と、絶縁膜3と、絶縁膜3上に設けられ、信号電荷蓄積部2に蓄積された信号電荷群の転送を制御するゲート電極4とを含む固体撮像装置において、表面シールド層6とドレイン領域105との間に形成された浅い読み出し制御層101と、ドレイン領域105と浅い読み出し制御層101との下に隣接させて形成された深い読み出し制御層102とを更に含み、ドレイン領域105の全領域がゲート電極4によって覆われていない構成とする。【選択図】 図1
請求項（抜粋）：
第1導電型である素子形成部を有する半導体基板と、
前記素子形成部の内部に形成され、前記第1導電型と異なる第2導電型であり、外光の入射により第1の信号電荷群を生成し、前記第1の信号電荷群を蓄積する第1の信号電荷蓄積部と、
前記素子形成部の内部において前記第1の信号電荷蓄積部の上方に形成され、前記第1導電型である第1の表面シールド層と、
前記素子形成部の内部において前記第1の信号電荷蓄積部及び前記第1の表面シールド層の双方と離隔させて形成され、前記第2導電型であるドレイン領域と、
前記第1の表面シールド層と前記ドレイン領域との間の領域の前記半導体基板上に設けられた第1の絶縁膜と、
前記第1の絶縁膜上に設けられ、前記第1の信号電荷群の転送を制御する第1のゲート電極とを含む固体撮像装置であって、
前記素子形成部の内部において前記第1の表面シールド層と前記ドレイン領域との間に形成され、前記第1導電型である第1の浅い読み出し制御層と、前記素子形成部の内部において前記ドレイン領域と前記第1の浅い読み出し制御層との下に隣接させて形成され、前記第1導電型である深い読み出し制御層とを更に含み、
前記ドレイン領域の全領域が、前記第1のゲート電極によって覆われていないことを特徴とする固体撮像装置。
IPC (2件)：
FI (3件)：
H01L27/14 A
, H04N5/335 E
, H04N5/335 U
4M118AA01
, 4M118AA03
, 4M118AB01
, 4M118BA14
, 4M118CA03
, 4M118CA04
, 4M118EA01
, 4M118EA06
, 4M118FA06
, 4M118FA33
, 5C024CX41
, 5C024CY47
, 5C024GX03
, 5C024GX16
, 5C024GY39
, 5C024HX01
