特許
J-GLOBAL ID:200903045460399709
プログラム実行装置
発明者:
出願人/特許権者:
代理人 (1件):
酒井 宏明
公報種別:公開公報
出願番号(国際出願番号):特願平11-127424
公開番号(公開出願番号):特開2000-322255
出願日: 1999年05月07日
公開日(公表日): 2000年11月24日
要約:
【要約】【課題】 プロセッサに接続される各I/O(インタフェース部、記憶回路等)から、明確なエンディアン変換の指示がない場合においても、自動的に、そのI/Oに応じたエンディアン変換を可能とするプログラム実行装置を得ること。【解決手段】 外部からのアクセスであることを示す情報を生成し、例外割り込みを発生するパリティ生成指示回路6、パリティ検出/生成器3、およびメモリパリティ用RAM5と、外部からダウンロードされる異なるエンディアン方式のプログラムを、そのプログラム形式の状態で格納する主記憶用RAM4と、例外割り込みを受信後、例外処理用プログラムを実行し、エンディアン方式の異なるプログラムを同一のエンディアン方式に変換するMPU1、およびプログラム格納ROM2と、を備え、MPU1がエンディアン方式の異なるプログラムを実行可能とする。
請求項(抜粋):
ビッグ・エンディアン方式およびリトル・エンディアン方式が混在するシステム内でプログラムを実行するプログラム実行装置において、外部からのアクセスであることを示す情報を生成し、例外割り込みを発生するアクセス情報生成手段と、外部からダウンロードされる異なるエンディアン方式のプログラムを、そのプログラム形式の状態で格納するプログラム格納手段と、前記アクセス情報生成手段からの例外割り込みを受信後、例外処理用プログラムを実行し、前記プログラム格納手段に格納されたエンディアン方式の異なるプログラムを同一のエンディアン方式に変換するプロセッサと、を備え、前記プロセッサが採用する一方のエンディアン方式にプログラム形式を統一することにより、エンディアン方式の異なるプログラムを実行することを特徴とするプログラム実行装置。
IPC (4件):
G06F 9/315
, G06F 5/00
, G06F 9/06 540
, G06F 9/46 340
FI (4件):
G06F 9/30 340 D
, G06F 5/00 N
, G06F 9/06 540 G
, G06F 9/46 340 B
Fターム (16件):
5B033AA08
, 5B033AA11
, 5B033AA19
, 5B033BA03
, 5B033BB01
, 5B033BD03
, 5B033DB02
, 5B076BB06
, 5B076BB14
, 5B076EA19
, 5B098AA03
, 5B098BB11
, 5B098EE06
, 5B098GA04
, 5B098GD03
, 5B098GD14
引用特許:
前のページに戻る