半導体装置の製造方法

発明者： , , ,
出願人/特許権者：
代理人 (8件)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 峰隆司 , 福原淑弘 , 村松貞男 , 橋本良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-176581
公開番号（公開出願番号）：特開2006-351861
出願日： 2005年06月16日
公開日（公表日）： 2006年12月28日
要約：

【課題】的確かつ効果的にパターンを形成することが可能な半導体装置の製造方法を提供する。【解決手段】下地領域11上に、第1のピッチで配置された複数のダミーラインパターンを形成する工程と、ダミーラインパターンの両長側面に形成された所定マスク部分14aを有し、ダミーラインパターンを囲む閉ループ形状の第1のマスクパターン14を形成する工程と、ダミーラインパターンを除去する工程と、第1のマスクパターンの端部及び隣接する第1のマスクパターンの端部間の部分を覆う第1のパターン部を有する第2のマスクパターン15を形成する工程と、第1のマスクパターン及び第2のマスクパターンをマスクとして用いて下地領域をエッチングして、隣接する所定マスク部分間に溝11aを形成する工程と、溝を所定材料で埋める工程と、を備える。【選択図】図9

請求項（抜粋）：

下地領域上に、第1のピッチで配置された複数のダミーラインパターンを形成する工程と、前記ダミーラインパターンの両長側面に形成された所定マスク部分を有し、前記ダミーラインパターンを囲む閉ループ形状の第1のマスクパターンを形成する工程と、前記ダミーラインパターンを除去する工程と、前記第1のマスクパターンの端部及び隣接する第1のマスクパターンの端部間の部分を覆う第1のパターン部を有する第2のマスクパターンを形成する工程と、前記第1のマスクパターン及び第2のマスクパターンをマスクとして用いて前記下地領域をエッチングして、隣接する前記所定マスク部分間に溝を形成する工程と、前記溝を所定材料で埋める工程と、を備えたことを特徴とする半導体装置の製造方法。

IPC (8件)：

H01L 21/321 , G03F 7/20 , G03F 7/40 , H01L 21/824 , H01L 29/788 , H01L 29/792 , H01L 27/115 , H01L 21/027

FI (6件)：

H01L21/88 C , G03F7/20 501 , G03F7/40 521 , H01L29/78 371 , H01L27/10 434 , H01L21/30 502C

Fターム (45件)：

2H096AA25 , 2H096HA23 , 2H096HA30 , 2H096JA04 , 2H096LA06 , 2H097AA12 , 2H097LA10 , 5F033HH04 , 5F033HH11 , 5F033MM01 , 5F033QQ00 , 5F033QQ01 , 5F033QQ09 , 5F033QQ13 , 5F033QQ28 , 5F033QQ48 , 5F033RR04 , 5F033SS04 , 5F033VV06 , 5F033VV16 , 5F033XX03 , 5F033XX15 , 5F046AA13 , 5F046AA25 , 5F083EP02 , 5F083EP22 , 5F083EP76 , 5F083ER22 , 5F083GA27 , 5F083JA37 , 5F083JA56 , 5F083KA05 , 5F083PR07 , 5F083PR09 , 5F083PR40 , 5F083PR42 , 5F083PR52 , 5F083ZA28 , 5F101BA01 , 5F101BB02 , 5F101BD10 , 5F101BD34 , 5F101BE07 , 5F101BH21 , 5F101BH23

引用特許：

出願人引用 (1件)

米国特許第6063688号明細書

審査官引用 (1件)

集積回路製造
公報種別：公表公報出願番号：特願2008-504064 出願人：マイクロンテクノロジー,インク.

前のページに戻る