特許
J-GLOBAL ID:200903046320450727

集積回路製造

発明者:
出願人/特許権者:
代理人 (2件): 野村 泰久 ,  大菅 義之
公報種別:公表公報
出願番号(国際出願番号):特願2008-504064
公開番号(公開出願番号):特表2008-535247
出願日: 2006年02月27日
公開日(公表日): 2008年08月28日
要約:
集積回路(100)のパターンを作成する方法であって、基板(108)の第1の領域(102)にフォトリソグラフィーを用いて、第1のフォトレジスト層の複数の特徴物を作成することを含む。この方法は更に、フォトレジスト層内の特徴物の各々に対してピッチ増倍(multiplication)を用いて少なくとも2つの特徴物(120)を下方マスキング層(116)に形成することを含む。下方マスキング層内(116)の特徴物は、ループ状の端部(124)を有する。この方法は更に、下方マスキング層(116)上のループ状の端部(124)を含み、基板(108)の第2の領域(104)を第2のフォトレジスト層(126)で覆うことを含む。この方法は更に、基板(108)上に、第2の領域をエッチングせずに下方マスキング層上の特徴物を介して、溝のパターンをエッチングすることを含む。これらの溝は溝幅を有する。【選択図】図13
請求項(抜粋):
集積回路にパターンを作成する方法であって、 基板の第1の領域にフォトリソグラフィを用いて第1のフォトレジスト層に複数の特徴物作成し、 前記フォトレジスト層の各特徴物に対する、下方マスキング層に、ループ状の先端を含む、少なくとも2つの特徴物を作成するためにピッチ増倍を用い、 前記下方マスク層のループ状の先端を含む前記基板の第2の領域を、第2のフォトレジスト層で覆い、 前記第2の領域をエッチングせずに、前記下方マスク層の前記特徴物を介して、前記基板に、溝幅を有する溝のパターンをエッチングする、 ことを含むことを特徴とする方法。
IPC (1件):
H01L 21/320
FI (1件):
H01L21/88 B
Fターム (25件):
5F033HH07 ,  5F033HH11 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ04 ,  5F033MM01 ,  5F033MM29 ,  5F033PP27 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR14 ,  5F033RR15 ,  5F033SS04 ,  5F033VV16 ,  5F033WW01 ,  5F033XX03
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る