特許
J-GLOBAL ID：200903045585560420
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-333601
公開番号（公開出願番号）：特開平11-233771
出願日： 1998年11月25日
公開日（公表日）： 1999年08月27日
要約：
【要約】【課題】 シリコンを主成分として構成されたヘテロ接合構造を有しながら、特性のよいかつ安価な電界効果トランジスタを提供する。【解決手段】 シリコン基板10上に、第1のシリコン層12(Si層)と、炭素を含む第2のシリコン層13(Si1-y Cy 層)と、炭素を含まない第3のシリコン層14とが順次積層されている。Si1-y Cy 層はSi層よりも格子定数が小さいことから、第2のシリコン層13の伝導帯及び価電子帯は引っ張り歪を受けてスプリットする。そして、ゲート電極16に印加された電界により誘起された有効質量の小さい電子が第2のシリコン層13に閉じこめられ、チャネル方向に走行して、移動の極めて高いn-MOSFETを得ることができる。第2のシリコン層13をSi1-x-y Gex Cy により構成すれば、高性能のCMOSデバイスに適した構造となる。
請求項（抜粋）：
基板上に電界効果トランジスタを備えた半導体装置であって、上記電界効果トランジスタは、上記基板に設けられた第1のシリコン層と、上記第1のシリコン層の上に形成され、炭素を含み上記第1のシリコン層による引っ張り歪を受けた第2のシリコン層と、上記第2のシリコン層の上に形成されたゲート電極とを備え、上記第2のシリコン層が、上記電界効果トランジスタのチャネル領域として機能することを特徴とする半導体装置。
IPC (5件)：
H01L 29/78
, H01L 21/762
, H01L 29/778
, H01L 21/338
, H01L 29/812
H01L 29/78 301 B
, H01L 21/76 D
, H01L 29/80 H
