特許

J-GLOBAL ID：200903045697560768

半導体メモリ

発明者： 高瀬 覚 ,  串山 夏樹 ,  ドナルド チャールズ スターク ,  古山 透 ,  大島 成夫 ,  櫻井 清史 ,  野路 宏行
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-131095
公開番号（公開出願番号）：特開平5-325544
出願日： 1992年05月22日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】 この発明は、ヒットレ-トを向上させ、かつデ-タアクセスタイムを短縮できる半導体メモリを提供しようとするものである。【構成】 メモリ領域(10)と、ビット線(BL)に接続され、このビット線(BL)に流れる信号を増幅する増幅器群(14)とにより構成されたサブアレイ(A,B )を複数有する。そして、増幅器群(14)がサブアレイ(A,B )毎にそれぞれ、互いに異なるアドレスに対応するロウ(WL2 A,WL1 B )から抽出されたデ-タを保持できるように構成されている。このような構成であると、サブアレイ(A,B )毎に異なるアドレスに対応するロウのデ-タを保持でき、保持状態のロウが複数となることで、保持状態のロウへアクセス要求がヒットする確率を向上できる。また、デ-タが増幅器群に保持されることによりデ-タが増幅器群にて出力待機状態とされるようになり、アクセス要求があってからデ-タを出力するまでの時間(デ-タアクセスタイム)が短くなる。

請求項（抜粋）：

メモリセルが行列状に配置されたメモリセルアレイと、前記メモリセルアレイの同一行のメモリセルそれぞれに共通に接続された複数のワ-ド線と、前記メモリセルアレイの同一列のメモリセルそれぞれに共通に接続された複数のビット線と、所望のワ-ド線に接続された各セルのデ-タを保持している状態をとることが可能な、各ビット線に流れるデ-タを増幅する増幅器の集まりで成る増幅器群と、を有するメモリ領域を具備し、前記メモリ領域を複数有し、これらのメモリ領域毎に、前記増幅器群が同時に互いに異なるアドレスに対応するワ-ド線に接続された各セルのデ-タを保持している状態を少なくともとることを特徴とする半導体メモリ。

FI (2件)：

G11C 11/34 362 C ,  G11C 11/34 362 H

引用特許：

審査官引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-100488   出願人：日本電気株式会社
• 特開昭64-014795
  
• 特開平4-053084