薄膜トランジスタの製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：船橋國則
公報種別：公開公報
出願番号（国際出願番号）：特願平6-190103
公開番号（公開出願番号）：特開平8-031765
出願日： 1994年07月19日
公開日（公表日）： 1996年02月02日
要約：

【要約】【目的】本発明は、ゲート電極に対してチャネル領域を自己整合的に形成して特性を向上させ、工程数の削減と水素化の短時間化によって高スループットと低コスト化を図り、ウェットエッチングをなくして不純物汚染を低減する。【構成】透明基体11上にゲート電極12とそれを覆うゲート誘電体層13とドープトシリコン層16を形成する。さらにネガ型レジスト膜17を成膜して、ゲート電極12をマスクにした露光および現像で開口部18を設ける。開口部18からドープトシリコン層16をエッチングする。真性シリコン層19を形成し、レーザ結晶化法でドープトシリコン層16と真性シリコン層19を結晶化して、ゲート電極12の上方に真性シリコン層19でチャネル領域20を形成し、ドープトシリコン層16の不純物を真性シリコン層19に拡散してなるソース・ドレイン領域21,22を形成する。その後少なくともチャネル領域20を水素化して、パッシベーション膜23を被覆する。

請求項（抜粋）：

透明基体上にゲート電極を形成し、次いで前記ゲート電極を覆う状態にゲート誘電体層を形成した後、前記ゲート誘電体層上に導電型不純物を含むドープトシリコン層を形成する第1工程と、前記ドープトシリコン層上にネガ型レジスト膜を成膜し、その後前記ゲート電極をマスクにして前記透明基体側から該ネガ型レジスト膜を感光した後、現像を行って、該ゲート電極上方の該ネガ型レジスト膜に開口部を形成する第2工程と、前記開口部から露出している前記ドープトシリコン層をエッチングして除去する第3工程と、前記ネガ型レジスト膜を除去した後、前記ゲート誘電体層上に前記ドープトシリコン層を覆う真性シリコン層を形成する第4工程と、レーザ結晶化法によって、前記真性シリコン層と前記ドープトシリコン層とを結晶化して、前記ゲート電極の上方の該真性シリコン層でチャネル領域を形成するとともに、該ドープトシリコン層中の導電型不純物を該真性シリコン層に拡散してソース・ドレイン領域を形成する第5工程と、少なくとも前記チャネル領域を水素化するとともに、該チャネル領域側を覆う状態にパッシベーション膜を形成する第6工程とからなることを特徴とする薄膜トランジスタの製造方法。

IPC (3件)：

H01L 21/265 , H01L 29/786 , H01L 21/336

FI (3件)：

H01L 21/265 P , H01L 29/78 311 P , H01L 29/78 311 Y

引用特許：

審査官引用 (4件)

特開平1-236655
特開平2-177443
特開平4-349637

全件表示

前のページに戻る