特許
J-GLOBAL ID:200903045850321557
半導体装置
発明者:
,
出願人/特許権者:
代理人 (2件):
伊丹 勝
, 田村 和彦
公報種別:公開公報
出願番号(国際出願番号):特願2005-215671
公開番号(公開出願番号):特開2007-035841
出願日: 2005年07月26日
公開日(公表日): 2007年02月08日
要約:
【課題】 トレンチ底部の絶縁層の厚みによらずに、スイッチング損失を低減する。【解決手段】 ゲートトレンチ16が形成された半導体基板10と、半導体基板10のゲートトレンチ16内にゲート絶縁層17を介して形成された、少なくともゲートトレンチ16の底面側の端部が、ゲートトレンチ16の両側面と直交する方向に分離されると共に、分離された端部を除く部分の少なくとも一部の導電率を他の部分よりも高めたゲート電極20とを備える。【選択図】 図1
請求項(抜粋):
ゲートトレンチが形成された半導体基板と、
前記半導体基板のゲートトレンチの側面及び底面に沿って形成されたゲート絶縁層と、
前記ゲートトレンチ内に前記ゲート絶縁層を介して形成され、少なくとも前記ゲートトレンチの底面側の端部が、前記ゲートトレンチの両側面と直交する方向に分離されると共に、前記分離された端部を除く部分の少なくとも一部の導電率を他の部分よりも高めたゲート電極と
を備えたことを特徴とする半導体装置。
IPC (2件):
FI (3件):
H01L29/78 652K
, H01L29/78 653A
, H01L29/78 655A
引用特許:
出願人引用 (1件)
審査官引用 (1件)
-
半導体装置
公報種別:公開公報
出願番号:特願平9-340830
出願人:日本電気株式会社
前のページに戻る