特許
J-GLOBAL ID:200903045879900084
マルチプロセッサシステムおよびプロセッサ制御方法
発明者:
,
出願人/特許権者:
代理人 (1件):
作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2001-031698
公開番号(公開出願番号):特開2002-236527
出願日: 2001年02月08日
公開日(公表日): 2002年08月23日
要約:
【要約】【課題】実装されている複数のCPUのうち、一部のCPUを起動させるか否かを自由に設定できるマルチプロセッサシステムを提供することにある。【解決手段】稼働するプロセッサ構成を不揮発性記憶手段121上に確保したCPU稼働フラグ122に記憶しておく。サービスプロセッサ120はOS起動時、CPU稼働フラグ122に基づきCPU101〜104への電力供給制御装置111〜114中で稼働させるプロセッサの電力供給制御装置のみに電力供給指令を発行する。
請求項(抜粋):
複数のプロセッサを有するマルチプロセッサシステムであって、前記各プロセッサへの電力供給を制御する複数の電力供給制御手段と、前記各プロセッサの起動または停止に関する情報を設定する設定手段と、該設定手段により設定された各プロセッサに関する起動停止設定情報を記憶する記憶手段と、前記システムを起動する際に、該起動停止設定情報をもとに前記電力供給制御手段に指令を出して前記各プロセッサの電力供給を制御する制御手段とを具備することを特徴としたマルチプロセッサシステム。
IPC (3件):
G06F 1/26
, G06F 1/24
, G06F 15/177 670
FI (3件):
G06F 15/177 670 A
, G06F 1/00 330 F
, G06F 1/00 350 B
Fターム (9件):
5B011DB21
, 5B011FF02
, 5B011MB11
, 5B011MB16
, 5B045HH01
, 5B045JJ46
, 5B045KK01
, 5B054AA08
, 5B054CC06
引用特許:
審査官引用 (5件)
-
電子計算機
公報種別:公開公報
出願番号:特願平7-295587
出願人:株式会社東芝
-
特開昭57-113169
-
情報処理装置
公報種別:公開公報
出願番号:特願平11-196610
出願人:セイコーエプソン株式会社
全件表示
前のページに戻る