データ・バッファリング・システム

発明者：
出願人/特許権者：
代理人 (1件)：合田潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-231601
公開番号（公開出願番号）：特開平10-105373
出願日： 1996年09月02日
公開日（公表日）： 1998年04月24日
要約：

【要約】 (修正有)【課題】外部から受信したデータのバッファへの書込みと読出しの動作の速度差を吸収し、バッファデータのスワッピングを少なくする。【解決手段】リング・バッファ構成を採用し、バッファリングの最小単位である「サブ・リング」と、サブ・リング同士をリング状に繋げてなる「メイン・リング」から構成する。データ処理が同期的に行われている間は単一のサブ・リングのみを用いてデータ・バッファリングする一方、データ処理が停滞して非同期化した場合に限り複数のサブ・リングに跨がるメイン・リングバッファリングを用いる。すなわち、メイン・リング全体を用いる機会を最小限に抑制できるため、スワッピングの常態化を好適に防止することができる。

請求項（抜粋）：

コンピュータ・システムの物理メモリを利用してデータ・バッファリングを行うためのデータ・バッファリング・システムであって、(a)メモリ空間上に設けられた複数のバッファ・メモリと、(b)バッファ・メモリをリング状に連結してなる第1のリング・バッファと、(c)複数の第1のリング・バッファをリング状に連結してなる第2のリング・バッファと、(d)各第1のリング・バッファ内に設けられた、次の読み出しバッファ・メモリ位置を指示するための第1の読み出しポインタと、(e)各第1のリング・バッファ内に設けられた、次の書き込みバッファ・メモリ位置を指示するための第1の書き込みポインタと、(f)現在バッファ・メモリからの読み出しが行われている第1のリング・バッファ位置を指示するための第2の読み出しポインタと、(g)現在バッファ・メモリへの書き込みが行われている第1のリング・バッファ位置を指示するための第2の書き込みポインタと、を具備することを特徴とするデータ・バッファリング・システム。

引用特許：

審査官引用 (9件)

特開平1-312656
アドレス制御装置
公報種別：公開公報出願番号：特願平5-268600 出願人：富士ゼロックス株式会社
画像メモリ装置
公報種別：公開公報出願番号：特願平4-031576 出願人：キヤノン株式会社

全件表示

前のページに戻る