特許
J-GLOBAL ID:200903045962428168

基板接続方法及び基板接続端子

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平5-064652
公開番号(公開出願番号):特開平6-260226
出願日: 1993年03月01日
公開日(公表日): 1994年09月16日
要約:
【要約】【目的】 電子回路を構成した子基板と,これを搭載する親基板とを接続する端子において,基板の有効部品実装面積を広く確保し尚かつ子基板と接続端子または親基板と接続端子の接続信頼性を高く保つことを目的とする。【構成】 両基板と接続端子とのはんだ付接点の間の導電路を両接点間の距離より大くした。又,端子を構成する板の幅方向に対向した端縁に断面が半円形のスルーホールを形成し,両基板との接触面で対向するスルーホールを接続し更に,外列と内列のスルーホール位置を互いに千鳥に配置する。
請求項(抜粋):
二つの基板の電気的接続を図る導電路を有する接続端子を用い,該導電路の両端で,上記二つの基板とそれぞれはんだ付する基板接続方法において,上記両はんだ付接点間の導電路が少なくとも両はんだ付接点間の直線距離より長くなるようにしたことを特徴とする基板接続方法。
IPC (3件):
H01R 9/09 ,  H05K 1/18 ,  H05K 3/36
引用特許:
審査官引用 (1件)
  • 表面実装用端子
    公報種別:公開公報   出願番号:特願平4-258739   出願人:富士通株式会社

前のページに戻る