特許
J-GLOBAL ID：200903045977554194
半導体記憶装置およびその制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平9-211726
公開番号（公開出願番号）：特開平11-053266
出願日： 1997年08月06日
公開日（公表日）： 1999年02月26日
要約：
【要約】【課題】 劣化が問題となるメモリ素子を使用した半導体記憶装置において、信頼性および寿命の向上を図る。【解決手段】 通常セクタ或いは予備セクタとして使用される複数個のセクタを有するメモリ素子M(0)〜M(9)を備えたフラッシュメモリ部110と、外部から入力されたアドレス情報に基づいてメモリ素子M(0)〜M(9)に対するデータの書き込み・読み出しを行うディスクコントローラ部120とを具備する半導体ディスク装置において、メモリ素子M(0)〜M(9)の書き込み・読み出しエラーの発生状況をメモリ素子ごとに記憶するデータエラー情報管理テーブル127と、データエラー情報管理テーブル127に記憶された書き込み・読み出しエラーの発生状況に基づいてメモリ素子の劣化を検出するマイクロCPU131と、マイクロCPU131によって劣化が検出されたメモリ素子M(0)〜M(9)が使用されないようにアドレス情報を変換するアドレス変換テーブル128とをさらに備える。
請求項（抜粋）：
通常セクタ或いは予備セクタとして使用される複数個のセクタを有するメモリ素子を複数個備えた記憶部と、外部から入力されたアドレス情報に基づいて前記メモリ素子に対するデータの書き込み・読み出しを行う制御部とを具備する半導体記憶装置において、前記メモリ素子の書き込み・読み出しエラーの発生状況を記憶するデータエラー情報管理テーブルと、このデータエラー情報管理テーブルに記憶された前記書き込み・読み出しエラーの発生状況に基づいて前記メモリ素子の劣化を検出する劣化検出部と、この劣化検出部によって劣化が検出された前記メモリ素子が使用されないように、前記アドレス情報を変換するアドレス変換テーブルと、を備えたことを特徴とする半導体記憶装置。
IPC (3件)：
G06F 12/16 310
, G06F 12/16 320
, G06F 3/08
G06F 12/16 310 R
, G06F 12/16 320 M
, G06F 3/08 H
