特許

J-GLOBAL ID：200903046077098238

ピラー相変化メモリセル

発明者： トーマス ハップ ,  ヤン ボリス フィリップ
出願人/特許権者： キモンダ ノース アメリカ コーポレイション
代理人 (1件)： 特許業務法人原謙三国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2007-328265
公開番号（公開出願番号）：特開2008-235863
出願日： 2007年12月20日
公開日（公表日）： 2008年10月02日
要約：

【課題】エッチング処理の不均一により、層変化メモリのピラーセルが構造的に不安定となる状況を制御可能にするピラー相変化メモリセルを提供する。【解決手段】メモリセルは、第1の電極206、記憶場所204、および第2の電極206を有している。当該記憶場所は、相変化材料を含んでおり、また、上記第1の電極と接触している。上記記憶場所は、第1の断面幅を有している。上記第2の電極は、上記記憶場所と接触しており、また、上記第1の断面幅よりも大きい第2の断面幅を有している。上記第1の電極、上記記憶場所、および上記第2の電極は、ピラー相変化メモリセルを形成している。【選択図】図2A

請求項（抜粋）：

第1の電極と、 相変化材料を含み、上記第1の電極に接触し、第1の断面幅を有している記憶場所と、 上記記憶場所に接触し、上記第1の断面幅よりも大きい第2の断面幅を有している第2の電極とを備えており、 上記第1の電極、上記記憶場所、および上記第2の電極が、ピラー相変化メモリセルを形成しているメモリセル。

IPC (3件)：

H01L 27/105 ,  G11C 13/00 ,  H01L 45/00

FI (3件)：

H01L27/10 448 ,  G11C13/00 A ,  H01L45/00 A

Fターム (9件)：

5F083FZ10 ,  5F083GA27 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA60 ,  5F083PR06 ,  5F083PR07

引用特許：

審査官引用 (1件)

• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願2003-194216   出願人：松下電器産業株式会社