オフライン・シグマ-デルタ変換及び記憶装置を有する高速、高分解能D/A変換器を備えた無線ユーザー端末及びシステム

発明者： ,
出願人/特許権者：
代理人 (1件)：浅村皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-164945
公開番号（公開出願番号）：特開2003-051793
出願日： 2002年04月30日
公開日（公表日）： 2003年02月21日
要約：

【要約】【課題】高速、高分解能D/A変換を実行する改良式DACを有する無線通信装置及び対応するシステムを提供する。【解決手段】複数の1ビットDAC(120、122、124、126)に結合したデジタル入力(106)の全ての可能な値に対応するデルタ-シグマ・アナログシーケンスを記憶するROM等の記憶装置(110)を含むDAC回路(105)を実施する無線ユーザー端末(302)及び対応するシステム(300)が設けられる。各DAC(120、122、124、126)は、各DAC(120、122、124、126)に加えられる各位相がオーバーサンプリング期間だけ相互に関して遅延されるように多位相クロックによって刻時される。合算器は各DAC(120、122、124、126)に結合して各DAC(120、122、124、126)からの各出力を合算してアナログ出力を発生する。

請求項（抜粋）：

無線周波数(RF)通信機能を有する無線ユーザー端末において、デジタルベースバンドと、RFセクションと、前記デジタルベースバンドを前記RFセクションに結合させるアナログベースバンドと、を具備し、前記アナログベースバンドがデジタル入力及びアナログ出力を有するデルタ-シグマD/A変換器を更に備え、かつ、前記デジタル入力の全ての可能な値に対応する多数の所定の補間したサンプルだけ送られたデルタ-シグマ変換器の各出力を記憶すると共に、前記デジタル入力を受信すべく結合した記憶装置と、前記記憶した出力を受信すべく前記記憶装置に結合すると共に、多位相クロックによって刻時される複数のD/A変換器であって、該複数のD/A変換器のおのおのに加えられる各位相が、所定の補間したサンプルの数で除算したナイキスト(Nyquist)期間と等しいオーバーサンプリング期間だけ次の1つに関して遅延されてなる前記複数のD/A変換器と、前記複数のD/A変換器に結合され、前記アナログ出力を発生すべく前記複数のD/A変換器からの全出力を合算する合算器と、を備えていることを特徴とする前記無線ユーザー端末。

IPC (2件)：

H04B 14/06 , H03M 7/32

FI (2件)：

H04B 14/06 A , H03M 7/32

Fターム (20件)：

5J064AA01 , 5J064AA02 , 5J064BA03 , 5J064BA06 , 5J064BB04 , 5J064BC01 , 5J064BC07 , 5J064BC08 , 5J064BC09 , 5J064BC11 , 5J064BC16 , 5J064BC29 , 5J064BD02 , 5K041AA09 , 5K041BB01 , 5K041EE01 , 5K041EE46 , 5K041FF32 , 5K041HH07 , 5K041HH12

引用特許：

審査官引用 (5件)

特開昭59-030324
無線装置及び無線装置における増幅制御方法
公報種別：公開公報出願番号：特願平9-281141 出願人：キヤノン株式会社
特開昭59-030324

全件表示

引用文献：

審査官引用 (1件)

Delta-Sigma Data Conversion in Wireless Transceivers

前のページに戻る