特許
J-GLOBAL ID：200903046130389959

多層プリント回路板

発明者：
林 靖二

林 靖二 について

, 
稲川 秀穂

稲川 秀穂 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (2件)： 西山 恵三 ,  内尾 裕一
公報種別：公開公報
出願番号（国際出願番号）：特願2005-209882
公開番号（公開出願番号）：特開2006-196859
出願日： 2005年07月20日
公開日（公表日）： 2006年07月27日
要約：
【課題】 IC/LSIの電源配線をヴィアでIC/LSI実装面の裏に引き出した後、バイパスコンデンサを実装する形態において、効果的なバイパスコンデンサによるノイズ低減を、簡易な構成で実現できるようにする。【解決手段】 第1の表層205から第2の表層209を貫き、基幹電源導体層207とは電気的に接続されない第1の電源ヴィア210と、第2の表層から第1の表層を貫き、基幹電源導体層207と電気的に接続される第2の電源ヴィア213と、第2の表層に配置され、第1の電源ヴィアと第2の電源ヴィアとを接続する第2の導体パターン211と、第2の表層から第1の表層を貫き、グラウンド層208と電気的に接続されるグラウンドヴィア214とを具備し、第2の表層において、第2の導体パターン211とグラウンドヴィア214とがバイパスコンデンサ212を介して接続されている。【選択図】 図1
請求項（抜粋）：
第1の表層に半導体集積回路が実装されるとともに、前記第1の表層と反対面の第2の表層にバイパスコンデンサが実装され、内部に基幹電源配線層と基幹グラウンド層を有する多層プリント回路板において、 前記基幹電源配層から前記半導体集積回路の電源端子への配線経路の途中に前記バイパスコンデンサの一方の電源端子が接続されており、前記基幹電源配線層から前記バイパスコンデンサの電源端子までの第1の配線経路のインピーダンスが、前記バイパスコンデンサの電源端子から前記ICの電源端子までの第2の配線経路のインピーダンスよりも大きいことを特徴とする多層プリント回路板。
IPC (2件)：
H05K 3/46 ,  H05K 1/02
FI (4件)：
H05K3/46 Q ,  H05K3/46 N ,  H05K3/46 Z ,  H05K1/02 P
Fターム (18件)：
5E338AA03 ,  5E338CC04 ,  5E338CC06 ,  5E338CD01 ,  5E338CD12 ,  5E338CD17 ,  5E338CD23 ,  5E338EE13 ,  5E338EE32 ,  5E346AA15 ,  5E346AA43 ,  5E346BB03 ,  5E346BB04 ,  5E346BB07 ,  5E346FF01 ,  5E346HH02 ,  5E346HH04 ,  5E346HH33
引用特許：
出願人引用 (1件)
  • 多層プリント基板
    公報種別：公開公報   出願番号：特願平8-137904   出願人：日本電気株式会社
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM