特許

J-GLOBAL ID：200903046145817264

半導体集積回路及びその製造方法

発明者： 爲本 博 ,  鍛治川 祐希 ,  今井 繁規 ,  近江 俊典 ,  北出 秋夫 ,  瀧 和男
出願人/特許権者： シャープ株式会社 ,  瀧 和男
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平9-027108
公開番号（公開出願番号）：特開平10-224206
出願日： 1997年02月10日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】パストランジスタ論理回路のノイズマージンや動作速度の低下を改善した半導体集積回路を提供する。【解決手段】パストランジスタ論理回路1の入力側にバッファ回路2を設け、出力側にバッファ回路3を設けている。各バッファ回路2,3は、CMOS論理回路からなる。パストランジスタ論理回路1は、複数のNMOSトランジスタ4,5,6,...を備え、これらのNMOSトランジスタを直列接続してなる。これらのNMOSトランジスタのしきい値Vtwは、各バッファ回路2,3のトランジスタのしきい値Vtよりも低く設定されている。これによって、基板効果による各NMOSトランジスタ4,5,6, ...のしきい値電圧の増加分Vαを相殺し、ノイズマージンや動作速度を改善している。

請求項（抜粋）：

MOSトランジスタによって構成され、CMOS論理回路及びパストランジスタ回路が混在する半導体集積回路において、パストランジスタ論理回路のトランジスタのしきい値を該トランジスタのオフリーク電流が問題とならない範囲内でCMOS論理回路のトランジスタのしきい値よりも低くした半導体集積回路。

IPC (3件)：

H03K 19/0944 ,  H01L 21/8238 ,  H01L 27/092

FI (2件)：

H03K 19/094 A ,  H01L 27/08 321 J

引用特許：

審査官引用 (4件)

• 特開平2-017714
  
• 特開平2-283123
  
• 特開平2-017714
  
• 特開平2-283123