半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平8-218843
公開番号（公開出願番号）：特開平10-064257
出願日： 1996年08月20日
公開日（公表日）： 1998年03月06日
要約：

【要約】【課題】 3DCG用zバッファ向けに高速なRMW動作を実現する。【解決手段】読出/書込で独立にデータ入出力可能なメモリアレイ2と、アドレス信号ADDに基づいて、アレイ内のアドレスを指定する読出専用デコード部4と、書込専用デコード部(6及び14)とを有する。両デコード部の入力が共通化され、書込専用デコード部には、当該デコード部よるアドレス指定を、読出専用デコード部側より所定時間だけ遅らせる遅延部(例えば、FIFOメモリ14)が設けられている。これにより、RMW動作(データの読出し、書込み、これに付随する2回のアドレス指定等)を1クロック区間で行なうことができる。FIFOメモリ14を、ポインタ信号に応じて記憶容量を切り替え可能にすると、遅延時間が変更できて好ましい。なお、遅延部は、レジスタで構成させてもよい。

請求項（抜粋）：

アドレス指定にもとづいて、書込みデータと読出しデータを独立に入出力可能なメモリアレイを備えた半導体記憶装置であって、入力したアドレス信号にもとづいて、メモリアレイのデータ読出時のアドレスを指定する読出専用デコード部と、入力したアドレス信号にもとづいて、メモリアレイ内のデータ書込時のアドレスを指定する書込専用デコード部と、当該書込専用デコード部よるアドレス指定を読出専用デコード部側より所定時間だけ遅らせる遅延部とを有する半導体記憶装置。

IPC (4件)：

G11C 11/401 , G06T 15/00 , G09G 5/36 530 , G09G 5/36

FI (4件)：

G11C 11/34 371 H , G09G 5/36 530 G , G09G 5/36 530 M , G06F 15/72 450 A

引用特許：

審査官引用 (2件)

半導体記憶装置
公報種別：公開公報出願番号：特願平6-100861 出願人：松下電器産業株式会社
特開昭63-086191

前のページに戻る