特許

J-GLOBAL ID：200903046191270920

半導体装置の製造方法

発明者： サン-ドン リー ,  キ-ジャエ フウ ,  チャン-ジャエ リー
出願人/特許権者： エルジー セミコン カンパニー リミテッド
代理人 (1件)： 笹島 富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-264442
公開番号（公開出願番号）：特開平11-163159
出願日： 1998年09月18日
公開日（公表日）： 1999年06月18日
要約：

【要約】【課題】ゲート酸化膜の成長温度及び成長時間を減少させ、浅くて極端なチャネル・プロファイルを維持することが可能な半導体装置の製造方法を提供することを目的とする。【解決手段】半導体基板200上に第1及び第2トランジスタ領域T21,T22を限定するフィールド酸化膜211を形成し、バッファ酸化膜213をそれぞれ形成し、第2トランジスタ領域T22の半導体基板200に酸素イオンを注入して酸化増進層217を形成し、バッファ酸化膜213を除去して、半導体基板200の表面を酸化させ、第1及び第2トランジスタ領域T21,T22の半導体基板200上に、厚さが異なるゲート酸化膜219,221をそれぞれ形成する各工程を含むことにより、半導体装置を製造する。

請求項（抜粋）：

半導体基板上に第1及び第2トランジスタ領域を限定するフィールド酸化膜を形成し、前記第1及び第2トランジスタ領域の半導体基板上にバッファ酸化膜をそれぞれ形成する工程と、前記第2トランジスタ領域の半導体基板に酸素イオンを注入して酸化増進層を形成する工程と、前記半導体基板上のバッファ酸化膜を除去して、前記半導体基板の表面を酸化させ、前記第1及び第2トランジスタ領域の半導体基板上に、ゲート酸化膜をそれぞれ形成する工程と、前記ゲート酸化膜上にゲート電極を形成し、該ゲート電極をマスクとして、ソース領域及びドレーン領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/316 ,  H01L 29/78

FI (3件)：

H01L 27/08 102 C ,  H01L 21/316 S ,  H01L 29/78 301 G

引用特許：

審査官引用 (1件)

• 半導体装置及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-106642   出願人：株式会社リコー