高周波回路

発明者：
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-298493
公開番号（公開出願番号）：特開平11-136111
出願日： 1997年10月30日
公開日（公表日）： 1999年05月21日
要約：

【要約】【課題】いわゆる櫛形ゲート構造等、実効ゲート部が複数に分割されてなるFETに容量を付加して低電圧駆動の大電力用スイッチとして用いた場合、当該FETの動作が不安定で容量付加による信号歪み除去性能が十分でない。【解決手段】入力端子Tinと出力端子Tout 間に接続され、ゲート電極16が抵抗素子Rgを介して制御端子Tc1に接続され、ゲート電極16の実効ゲート部が複数に(G1等に)分割されてなるスイッチング用トランジスタ(FET1-1等)を有する。その複数の実効ゲート部G1〜G4のうち、その少なくとも2つの実効ゲート部の一方端に対して共に近接する箇所に、FET1-1 等のゲートとソース又はドレイン間容量に並列に付加される付加容量Cadd が配されている。好ましくは、出力端子Tout と基準電圧の供給線3との間に、同様に付加容量Cadd を備えた短絡用トランジスタ(FET2-1 等)を有する。

請求項（抜粋）：

ソース電極とドレイン電極の何れか一方が高周波信号の入力端子側に、他方が高周波信号の出力端子側にそれぞれ接続され、ゲート電極が抵抗素子を介して制御端子に接続され、当該ゲート電極の実効ゲート部が複数に分割されてなるスイッチング用トランジスタを有する高周波回路であって、前記複数の実効ゲート部のうち、その少なくとも2つの実効ゲート部の一方端に対して共に近接する箇所に配置され、前記スイッチング用トランジスタのゲートとソース又はドレイン間容量に並列に接続された付加容量を有する高周波回路。

引用特許：

審査官引用 (1件)

低歪スイッチ
公報種別：公開公報出願番号：特願平6-203190 出願人：株式会社日立製作所

前のページに戻る